[gerber 7]

Прикрепил скриншот первой страницы типового маломощного P-канального MOSFET-а.

Есть 2 вопроса.

1) Предельное напряжение Vgs +/-20 вольт, почему же в шапку даташита вынесена фраза "logic level compatible" ? Ведь при напряжении на Source 40-60 вольт, подавать на Gate, скажем, логический "ноль" нельзя - превышаем параметр Vgs, который при этом становится -40...-60 вольт. Получается, что фраза относится только к узкому диапазону работы транзистора (до 20 вольт)?

2) Поясните, пожалуйста, физический смысл подчеркнутого параметра, и при чем здесь сопротивление в 20 кОм ?

[Егоров 0]

Vdgr - странный параметр. Вроде раньше не встречался.
В других, похожих  изделиях этой же конторы не встречается. Схемы измерения параметра тоже нет.
 Пока я бы понимал так, что если на затворе нуль, то на стоке - 60В. Если же не затворе -20В, то на стоке не более -40В. ( относительно истока).
 Может кто-то знает подробнее.
 Если это этап выбора компонента, то возьмите что-то менее экзотичное.

[rkit 1]

1 hour ago, gerber said:

почему же в шапку даташита вынесена фраза "logic level compatible" ?

Потому что пороговое напряжение укладывается в логические уровни. Всё остальное придуманное тобой не имеет значения.

 

1 hour ago, gerber said:

2) Поясните, пожалуйста, физический смысл подчеркнутого параметра, и при чем здесь сопротивление в 20 кОм ?

Смысл как написано - максимально допустимое напряжение исток-затвор, с затвором притянутым к истоку через резистор.

[HardEgor 63]

5 часов назад, gerber сказал:

1) Предельное напряжение Vgs +/-20 вольт, почему же в шапку даташита вынесена фраза "logic level compatible" ? Ведь при напряжении на Source 40-60 вольт, подавать на Gate, скажем, логический "ноль" нельзя - превышаем параметр Vgs, который при этом становится -40...-60 вольт. Получается, что фраза относится только к узкому диапазону работы транзистора (до 20 вольт)?

2) Поясните, пожалуйста, физический смысл подчеркнутого параметра, и при чем здесь сопротивление в 20 кОм ?1.

1. Потому что это таблица Limiting Values, значения которой нельзя превышать, в противном случае транзистор сгорит.

А вот рабочие параметры будут в других таблицах, как и Vgs который соответствует логическим уровням.

И еще - в шапку даташита выносят некоторые параметры, которые позволяют примерно оценить транзистор, но по ним нельзя применять транзистор.

 

2. Странный параметр, встречается у многих транзисторов. Видимо что-то пришедшее с доисторических времен - требовался для какой-то специфической схемы. Теперь никому не нужен,  но раз он есть, то положено измерить, а смысл уже утерян....

[Plain 168]

8 часов назад, gerber сказал:

почему же в шапку даташита вынесена фраза "logic level compatible" ? Ведь при напряжении на Source 40-60 вольт, подавать на Gate, скажем, логический "ноль" нельзя - превышаем параметр Vgs, который при этом становится -40...-60 в

Потому что есть всего три схемы управления транзисторами — общий исток, общий сток и общий затвор — Ваш вариант не соответствует ни одному из них. Например, если возникает задача управления нагрузкой, работающей от отрицательного напряжения питания, делают общими плюсы обоих источников, логического и силового, и применяют схему с общим истоком. Или, если возникает задача создать управляемый ток в цепь, питаемую от отрицательного источника питания, делают общими минус логического и плюс силового источника и применяют схему с общим затвором.

 

8 часов назад, gerber сказал:

Поясните, пожалуйста, физический смысл подчеркнутого параметра, и при чем здесь сопротивление в 20 кОм ?

Предел для Uзс, т.е. допустимое обратное напряжение затвора при этом ноль, а не указанное там же 20 В. Резистор очевидно тот же самый, который использовался тогда же и там же для проверки Uси, у которой точно такая же схема включения.

[kleverd 0]

Про logic level :

Раньше была проблема, что транзистор при низких напряжениях на затворе пропускает малый ток. Напряжение отсечки было 2В. И для пропускания транзистором номинального тока (к примеру 20-30А) требовалось приложить к затвору к примеру 15В. Понятно, что вся логика на тот момент уже работала от 3-5В, поэтому требовалось ставить дополнительные драйвера для управления МосФетами. Теперь научились делать транзисторы, которые открываются полностью уже от 3-5В на затворе. 

Вот как-то так.

А для Р-канальных транзисторов - это уже скорее маркетинговый ход.

[V_G 8]

Для p-канального транзистора о  logic level  compatible имеет смысл говорить лишь в том случае, когда транзистор применяется для коммутации положительных напряжений, не превышающих напряжения питания логики. В это режиме уже неважны придельные напряжения, которые как правило, не менее 20 В. И в этом случае возможно прямое подключение затвора к выходам логических ИС.

В случае, если коммутируется напряжение, превышающее уровень логической единицы плюс пороговое напряжение транзистора, подавать на затвор логические сигналы напрямую нельзя, и говорить о совместимости с логическими уровнями нет смысла.

Правда, есть вариант управления транзистором от ИС с открытым коллектором (стоком) и с повышенным допустимым напряжением на этих выводах, но таких логических ИС крайне мало.

[Plain 168]

kleverd, V_G, повторю сказанное ранее — если под "совместимостью с логическими уровнями" имеется ввиду схема с общим истоком, то для NMOS общие источников, логического и силового, их минусы, а для PMOS — плюсы, т.е. всё полностью зеркально и без каких-либо ограничений силового напряжения, кроме паспортного Uси. Второй случай редкость, да, но вовсе не фантастика.

[rkit 1]

Схемы бывают и с общим плюсом, напомню на всякий случай.