[MementoMori 4]

Китаец ответил

Quote

Thank you for your help and it is ok to delete all copper around this VIA .

 

[Lehin_05 0]

16 hours ago, peshkoff said:

https://www.rezonit.ru/urgent/ml/

я туда залез только после этого разговора. с резонитом я не работаю

Спасибо :) На разных страничках состав ограничений отличается. Для Резонита, действительно, есть ограничение со скриншота )(0.35 и 0.25). Посмотрел несколько плат, которые в Китае делали (HDI), у всех зазор заливки 0.2 мм до металлизированных переходных без падов на внутренних слоях. Поэтому надо уточнять у конкретной фабрики ограничения.

[MementoMori 4]

Пообщался с китайцами.

Минимальное расстояние между краем отверстия и краем обтекающей его меди должно быть таким же как и ширина пояска обычного VIA - 0.25 мм. При том, что зазор между падом via и медью может быть 0.2 мм. Видимо эти 0.05 мм - поправка на неидеальность кромки отверстия.

[gte 6]

Не надо забывать про погрешность сверловки. При наличии пояска  вокруг отверстия погрешность учитывается в его ширине.

[Uladzimir 60]

Цитата

меди должно быть таким же как и ширина пояска обычного 

спрашивается-- за что боролись?

То есть, если не удалять -- будет "лишняя"медь" вокруг Hole где нет подключения

Так ее зачастую производитель сам убирает, не спрашивая вас, или ставя в известность

 

О чем я писал в самом начале.

Удаление в самом Cad -- не дает никаких преимуществ

[Constantin 0]

34 minutes ago, Владимир said:

Удаление в самом Cad -- не дает никаких преимуществ

Если позволите... Я уже довольно давно использую подобные указанным выше нормы для переходных отверстий - 0.25, площадка 0.5, зазор на внутреннем  слое до площадки 0.2 итого отверстие в обтекающей меди 0.9.

Зазор на внутреннем слое до переходного без площадки - 0.25, при том же диаметре  отверстие в меди 0.75 - где ошибка? Или 0.15 не выигрыш?

[MementoMori 4]

3 hours ago, Владимир said:

спрашивается-- за что боролись?

То есть, если не удалять -- будет "лишняя"медь" вокруг Hole где нет подключения

Здрасти.....

Если не удалять, то  диаметр дефекта (читай - закрытой для трассировки зоны) будет 0.2мм+0.25мм+0.2 мм =0.65.   А если удалять - то 0.2+0.25=0.45 мм

Есть за что бороться

[Uladzimir 60]

Неужели картинки выкладывать.
в красном-  зазора и поясок если не удалять
в синем зазор если удалять
сумма красных равна синему

 

 

[MementoMori 4]

2 minutes ago, Владимир said:

в синем зазор если удалять

А по-моему вы синим не то обвели. На один пункт выше гляньте.

Ну и... я не в резоните заказываю - а в JLCPCB.

[Uladzimir 60]

ну рядом соседняя строка выше, там числа совпадают

Ну так выкладываете их требования.
лазить и искать все производителей нет смысла.
Выйгрыша нет
А если есть -- он искусственный.
Захотите отдать на другой завод-- вас пошлют лесом

Проще подбирать производства с хорошими параметрами,
А не перекупленным  и давно списанным оборудованием

[MementoMori 4]

1 minute ago, Владимир said:

Ну так выкладываете их требования.

У них этого не написано. Вытянул клещами из симпатичной китаянки)

 

[Uladzimir 60]

теперь полгода будете с Via работать, а потом другая китаянка скажет, ГДЕ ПОЯСКИ

 

[MadCraven 0]

 

4 hours ago, Владимир said:

Удаление в самом Cad -- не дает никаких преимуществ

Ну как это нет преимуществ. Все зависит от плотности дизайна. А если уходить в хайспид, то есть прекрасные примеры, когда индуктивную составлящую дырки, давят оставлением на паре слоев NFPADS. Поэтому и приходится ручками в самом каде удалять.

Изменено 2 ноября, 2019 пользователем MadCraven

[Uladzimir 60]

Э, не путайте.
Получение выйгрыша в плотности  за счет удаления и подавление индуктивности из-за этого

Это разные цели.

У автора топика и близко к этому не подходит, где это влияет

[MementoMori 4]

оффтоп, не хочу отдельную тему создавать....

че сделал с проектом не знаю, но появилось 6 ошибок "unrouted net constraint"

Хотя соединение было и осталось.

Причем в каждом из них задействовано VIA