Перейти к содержанию
    

Блочной памяти почему-то в 2 раза меньше стало :-/

Из этого можно заключить что цена чуть ли не ниже чем у текущего Артикса будет.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

22 часа назад, _4afc_ сказал:

и даже корпус выводной был потерян...

Обратили внимание на новые корпуса с шагом 0,5мм? И для ZynqMP такие анонсированы - корпус почти в размер кристалла. Официально рекомендуют приклеивать к плате, как бы чего не вышло.

Какие уж тут выводные, уехал тот паровоз в давно забытое прошлое.

Вот странно, что в QFN корпусах не делают мелочевку.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

22 hours ago, _4afc_ said:

Кушать это чудо в статике наверно от ватта будет?

какой "от ватта в статике"  на FinFET? :buba:

21 hours ago, fguy said:

Судя по описанию на офсайте URAMа нет, только брам и очень мало (300), особенно на фоне 1200 дсп.

согласен, это самая печальная новость

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

14 minutes ago, Doka said:

какой "от ватта в статике"  на FinFET?

А что не так?

KU3P примерно похож по ресурсам на AU25P, а в статике одно только ядро KU3P потребляет: 0.85 В * 1.181 A = 1.0 Вт

 

14 minutes ago, Doka said:

согласен, это самая печальная новость

+100

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

28 minutes ago, blackfin said:

KU3P примерно похож по ресурсам на AU25P, а в статике одно только ядро KU3P потребляет: 0.85 В * 1.181 A = 1.0 Вт

а мы точно про "статику" говорим, а не про сконфигурированную ПЛИС в отсутствии Payload?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

8 minutes ago, Doka said:

а мы точно про "статику" говорим, а не про сконфигурированную ПЛИС в отсутствии Payload?

Смотрим Table 6 и примечание 2:

ICCINTQ1.jpg

ICCINTQ2.jpg

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

6 minutes ago, blackfin said:

Смотрим Table 6 и примечание 2:

спасибо за реф, забавно.

единственное, можно предположить из-за урезанной памяти, что Artix US+ по площади кристалла в 2..3х меньше KU3P с пропорциональным изменением Iccintq

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Там на картинке п.1 говорит про 85°С. Интересно, как они получили такую температуру кристалла на пустой ПЛИС. Не иначе в печке грели. Видимо, хотели показать статический ток при рабочем режиме в пределе. Пустая ПЛИС после загрузки будет иметь температуру немногим выше комнатной, статический ток должен быть поменьше.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

5 hours ago, dxp said:

Пустая ПЛИС после загрузки будет иметь температуру немногим выше комнатной

Вы не учитываете одну важную деталь - индивидуально элементы могут греться и до большей температуры (флопы/транзисторы), но в слечае маленькой утилизации и относительно большой площади, теплорассеивание приводит к "комнатной температуре" кристалла.

И наоборот, если запустить проект при утилизации ресурсов под 95-98%, тогда камень далеко не комнатной температуры, а иногда может обжигать пальцы (по крайней мере на Spartan-6 я так делал).

Для этого и делается характеризация в печке и термоиспытания. Ровно как для подтверждения корнеров техпроцесса.

P.S. Кстати интересно, можно ли поднять 1ГГц будет. На Виртексах вроде бы можно, и тут спидгрейд вроде бы такой же (техпроцесс с корнерами).

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Хотите сказать, что один гейт нагрелся до 100°С, а через паре мм от него температура 35°С? Такой градиент возможен в кремнии, посаженном на радиатор через пасту?

 

Кроме того, речь шла о токах утечки. Если локально что-то нагрелось, пусть там будет ток больше. Вклад это добавки в общий ток утечки будет пропорционально мизерным.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

25 minutes ago, dxp said:

Хотите сказать, что один гейт нагрелся до 100°С, а через паре мм от него температура 35°С? Такой градиент возможен в кремнии, посаженном на радиатор через пасту?

Многое зависит от технологии (где-то допустимо, где-то нет), но в общем случае да, такое возможно. Если гейт один и вокруг пусто а он сам молотит на бешенных частотах, то он может нагреваться и до 130-150% (по крайней мере я видел такие числа в корнер библиотеках неПЛИСов). И соответственно он будет рассеивать тепло вокруг, что глобально приведёт к меньшей общей температуре.

Именно поэтому всё это дело запихивают в печку и нагревают до 85-95-100-130 градусов, чтобы обеспечить равномерное нагревание всех без исключения компонентов и  заявить в документации с какой предельной температурой могут работать кристаллы без деградации и с заданными характеристиками.

И да, токи утечки и т.п. также оценивают в печках. То есть все компоненты нагревают до +/- одного состояния и меряют затраты. Даже если в данном проекте физически так быть не может, но нужно написать детально в доке, что будет.

Вы ведь не хотите, чтобы купленный кристал, с заявленными характеристиками работы на 25 градусов и потреблении условно 1Вт, вдруг в жаркий июньский день резко начал потреблять до 3-4Вт, потому что жарко, а начальник вам зажлобился поставить кондиционер в офис? :wink2:

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

17.03.2021 в 14:40, fguy сказал:

Учитывая новизну серии поддержка будет только где-нибудь в 2021.1, а 2020.2 это действительно дикий ужас при связке HLS->Vivado->SDK.

The first cost-optimized Artix UltraScale+ devices are expected to be available in production by Q3 CY2021, with Vivado® Design Suite and Vitis™ Unified Software Platform tool support starting late summer. Zynq UltraScale+ ZU1 devices will also begin sampling in Q3 with tool support in Q2, and volume production of the extended portfolio beginning Q4.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

18.03.2021 в 12:23, Leka сказал:

Имхо, QFN самый неудобный корпус: переходные только снаружи.

Есть вариант QFN, где центральный пад значительно меньше имеющегося между пинами свободного пространства, что дает хороший зазор для переходных. Как-то приходилось пользоваться этой возможностью - проблем с пайкой не возникло. Прямого запрета на внутренние переходные в таком корпусе также не нашел.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

24 Апреля 2021 пройдет вторая отечественная конференция FPGA разработчиков. Будет офлайн формат с онлайн трансляцией. Регистрация открыта. Участие бесплатное. 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...