dsmv

Кстати, а это вообще возможно ? В регистре BAR адреса начинаются с 4-го бита, т.е. это уже 16 байт.

Судя по названию это ядро должно иметь выход на PIPE интерфейс. Может удастся использовать целиком ngc файл и подключить его к PIPE от Spartan 6. Если конечно получиться отделить PIPE в Spartan 6.

Да, действительно нет. Может тогда этот подойдёт: Endpoint PIPE for PCI Express для Spartan 3 ?

Попробуй использовать ядро от Virtex 4. Возможно удастся заменить GTX на уровне PIPE. А если не секрет - зачем это нужно ?

Intel Core i7-4790 3.6 GHz Z97-WS, DDR3-1600 Без проверки 11022 С проверкой 9540 На компьтерах с DDR-1600 происходит резкое уменьшение скорости при включении проверки. На компьютере с DDR-1866 снижения не происходит. Интересная ситуация с DDR-2400, только после некоторой оптимизации программы проверки удалось проверить данные на полной скорости.

Уточненные результаты: Intel Core i7 4820K P9X79, память DDR3-1866 - 11140 Мбайт/с Intel Core i7 5820K X99-A, память DDR4-2400 - 11128 Мбайт/с Intel Core i7 3820 P9X79, память DDR3-1600 - 11120 Мбайт/с Это средняя скорость при вводе данных без проверки в буфер размером 1 Гбайт в течении 1 часа.

Всем доброго времени суток. Хочу рассказать о достижениях в области PCI Express. У нас в разработке находится модуль FMC122P : http://insys.ru/products/fmc/fmc122p На нём установлен Virtex 7, который имеет два порта PCI Express v3.0 x8; Эти два порта подключены к коммутатору, а коммутатор подключён к разъёму x16. Есть интересные результаты по измерению скорости: Intel Core i7 3820 P9X79, память DDR3-1866 - 11050 Мбайт/с Intel Core i7 3820 P9X79, память DDR3-1600 - 10900 Мбайт/с Intel Core i7 5820 X99, память DDR4-2400 - 9000 Мбайт/с Два модуля FMC122P в компьютере P9X79, DDR3-1866 показывают 11000 Мбайт/с каждый. Но если включить проверку данных, то скорость падает до 7500 Мбайт/с. В компьютере P9X79 DDR3-1600 при включении проверки скорость также падает до 8500 Мбайт/с В компьютере P9X79 DDR3-1866 при одной плате и включённой проверке данный скорость не уменьшается - 11050 Мбайт/с Скорость зависит от активности компьютера, видно что скорость падает при увеличении активности. Все измерения проводились под Windows 7 x64 при непрерывном вводе в буфер размером 1 Гбайт. Интервал измерения от нескольких минут до нескольких часов. Самое интересное - почему такая маленькая скорость на компьютере Intel Core i7 5820 X99 DDR4-2400 Я ожидал прироста скорости до 12000, а получил снижение до 9000.

В общем случае - годится. Но надо использовать процедуры и описывать входные параметры как signal. В стандарте языка есть правило - процедуры могут так вызываться. Но это уже практически то же самое что и включение компонента. Так что лучше использовать компонент с параметрами.

Перед загрузкой прошивки надо сохранить регистры COMMAND, BAR0-5. После загрузки прошивки эти регистры надо восстановить. И можно продолжать работать. Windows при этом не замечает временного пропадания платы из системы.

Всем доброго времени суток В продолжении темы: http://electronix.ru/forum/index.php?showtopic=92518 Я добавил проект AC701_A200T_CORE - для отладочной платы AC701 на ПЛИС Artix 7; Самой платы у меня нет, но этот проект работает на модулях FMC123E, FMC124P, FMC125cP - http://insys.ru/products/fmc Проект полностью моделируется. Есть командный файл для запуска всех тестов. Страница проекта: http://ds-dev.ru/projects/ds-dma/wiki

Всем добрый день. Я так понял что никто никакими регламентами не пользуется ? Полная анархия ?

Есть такой проект: http://ds-dev.ru/projects/ds-dma IP Core Xilinx для Kintex7 по интерфейсу похоже на Virtex 6. Можете взять за основу проект для ML605

Вот есть ещё описание: dcr1206 - Протокол обмена данными PROTEQ.pdf

Придётся ещё похвастаться. Я хорошо знаю и использую протоколы PCI Express и Rapid IO. Немного работал с Aurora. Реализацию DMA контроллера для PCI Express я также выложил как OpenSource проект: http://ds-dev.ru RapidIO мне совершенно не нравиться, но использовать приходится. Большие коллективы это конечно хорошо, но наверняка в них тоже очень многое держится на одиночках. Этот проект реально работает. И он сразу был OpenSource, кстати систему моделирования помогал делать Kuzmi4 - за это ему большое спасибо.

Да. Мой опыт показывает что так разводится лучше. Порядок обязательно сохранятся. Например если произошла такая ситуация - возникла ошибка в буфере 1, а буферы 2 и 3 приняты правильно. То будет ожидание правильного приёма в буфер 1. А после запись в выходное FIFO буферов 1,2 и 3 в правильном порядке. Для этого кстати работа с линией ведётся на частоте 156.25 МГц, а работа с FIFO на частоте 250 МГц. Один из тестов в модели формирует как раз такую ситуацию. Возникает ошибка при передаче буфера и видно как сначала выдача данных в выходное FIFO задерживается, зато потом несколько буферов передаются очень быстро. Конечно между АЦП и линией должно быть FIFO которое компенсирует задержку на переповтор. И конечно должен быть запас по скорости. PROTEQ разрабатывался с учётом уменьшения времени на переповтор, что позволяет снизить требования к входному FIFO и к запасу скорости. Мне кажется, что это удалось.

Нет. Здесь выгодней использовать переповтор. Вероятность ошибки очень маленькая. Реально на аппаратуре ошибка происходит где-то раз в час. Запас по скорости есть. Схема исправления ошибок типа Хемминга требует дополнительных битов данных, что снижает скорость. Конечно это всё является предметом обсуждений. Кстати, на первых ещё не отлаженных образцах ошибки шли очень часто - каждую секунду, но PROTEQ отлично справлялся с исправлением ошибок. Пока не получил, эта статья в песочнице. Туда можно написать сразу после регистрации.

Вот не удержался - хвастаюсь :rolleyes: Вышла моя статья на habrahabr: "PROTEQ — протокол обмена по мультигигабитными линиям для ПЛИС Xilinx" http://habrahabr.ru/sandbox/90013/ Она пока в песочнице. P.S. Не стреляйте в пианиста, он играет как умеет.

А Вы попробуйте C и Vivado HLS; Vivado HLS как раз преобразует последовательные операции в программе Си в синтезируемый код VHDL

Получается около 170 Мбайт/с

Спасибо, похоже это как раз то что нужно. Напрямую тоже пытаюсь выйти, было бы интересно узнать к кому обращаться. По поводу применения FTDI - его надо подключать к USB, которого может по близости и не быть. Хотя решение интересное, программаторы от Digilent прекрасно работают с Chipscope.

Это возможный вариант, но для этого требуется реализовать USB.

Всем доброго времени суток, Может кто-нибуть знает, существует ли возможность написать собственный plugin для программатора Xilinx; Хочется реализовать доступ к JTAG цепочке собственными средствами, но что бы была возможность подключить Chipscope. Нужна спецификация для написание plugin;

Для Windows можно воспользоваться Pex Device Editor: http://plxtech.com/products/sdk/pde Разные чипсеты могут себя по разному вести. Интересно, а сколько запросов на чтение отправляет DMA канал ? Если он отправляет один запрос и затем ждёт ответа, то это скорость очень сильно ограничивает. И до 300 Мбайт/с можно не дотянуть.

Необработанные прерывания могут завесить систему. У себя я ввел таймаут 1 мс на формирование прерываний.

DMA канал работает с физической памятью, т.е. надо ему указать цепочку из блоков по 4 кБайта.