Перейти к содержанию
Поиск
    

Putnik

Свой
 Профиль  Обзор контента

  • Постов

    214

  • Зарегистрирован

  • Посещение

 Тип контента 

Темы, опубликованные Putnik

  1.  

    Инженер-разработчик FPGA

    От Putnik, в Предлагаю работу

    • 3 ответа
    • 1 554 просмотра
  2.  

    Инженер-верификатор (SystemVerilog, UVM)

    От Putnik, в Предлагаю работу

    • 0 ответов
    • 626 просмотров
  3.  

    Инженер-разработчик FPGA

    От Putnik, в Предлагаю работу

    • 0 ответов
    • 982 просмотра
  4.  

    Инженер-верификатор (SystemVerilog, UVM)

    От Putnik, в Предлагаю работу

    • 0 ответов
    • 742 просмотра
  5.  

    MentorGraphics signal analizer?

    От Putnik, в Среды разработки - обсуждаем САПРы

    • 6 ответов
    • 996 просмотров
  6.  

    obfuscator for verilog 2001

    От Putnik, в Языки проектирования на ПЛИС (FPGA)

    • 2 ответа
    • 802 просмотра
  7.  

    altera sdc 1 2

    От Putnik, в Работаем с ПЛИС, области применения, выбор

    • 15 ответов
    • 3 062 просмотра
  8.  

    USB Blaster Download Cable (TERASIC)

    От Putnik, в Продам

    • 10 ответов
    • 1 473 просмотра
  9.  

    параметризуемый енкодер, verilog

    От Putnik, в Языки проектирования на ПЛИС (FPGA)

    • 10 ответов
    • 2 076 просмотров
  10.  

    параметризуемый мультиплексор, verilog

    От Putnik, в Языки проектирования на ПЛИС (FPGA)

    • 10 ответов
    • 2 779 просмотров
  11.  

    SV, readmem ASCII

    От Putnik, в Языки проектирования на ПЛИС (FPGA)

    • 3 ответа
    • 593 просмотра
  12.  

    ncverilog & assert

    От Putnik, в Языки проектирования на ПЛИС (FPGA)

    • 2 ответа
    • 633 просмотра
  13.  

    SV bind

    От Putnik, в Языки проектирования на ПЛИС (FPGA)

    • 6 ответов
    • 1 140 просмотров
  14.  

    SignalTap файл

    От Putnik, в Среды разработки - обсуждаем САПРы

    • 2 ответа
    • 396 просмотров
  15.  

    wire vs logic/бага квесты?

    От Putnik, в Языки проектирования на ПЛИС (FPGA)

    • 2 ответа
    • 316 просмотров
  16.  

    Quartus11, Programmable Pull-Up Resistor

    От Putnik, в Среды разработки - обсуждаем САПРы

    • 4 ответа
    • 898 просмотров
  17.  

    Questa, косяк 0{0}

    От Putnik, в Языки проектирования на ПЛИС (FPGA)

    • 10 ответов
    • 627 просмотров
  18.  

    for внутри property

    От Putnik, в Языки проектирования на ПЛИС (FPGA)

    • 0 ответов
    • 303 просмотра
  19.  

    SignalTap

    От Putnik, в Среды разработки - обсуждаем САПРы

    • 2 ответа
    • 393 просмотра
  20.  

    JTAG usb-blaster 1 2

    От Putnik, в Работаем с ПЛИС, области применения, выбор

    • 21 ответ
    • 2 605 просмотров
  21.  

    имплемент в xilinx

    От Putnik, в Среды разработки - обсуждаем САПРы

    • 3 ответа
    • 600 просмотров
  22.  

    FPGA ALTERA

    От Putnik, в Работаем с ПЛИС, области применения, выбор

    • 10 ответов
    • 1 153 просмотра
  23.  

    смешанный синтез VHDL/Verilog

    От Putnik, в Среды разработки - обсуждаем САПРы

    • 2 ответа
    • 560 просмотров
  24.  

    ISE11 + VIRTEX2

    От Putnik, в Среды разработки - обсуждаем САПРы

    • 2 ответа
    • 353 просмотра
  25.  

    synplify vs precision

    От Putnik, в Среды разработки - обсуждаем САПРы

    • 4 ответа
    • 835 просмотров
×
×
  • Создать...