Перейти к содержанию

    

Michkov

Участник
  • Публикаций

    64
  • Зарегистрирован

  • Посещение

Весь контент Michkov


  1. Для ddr3-4, да, "околотипичные", хочу методичку -) Товарищ тут считает антены в HFSS,..но я не он -)
  2. да, конкретного нет , возможно что-нибудь найдется в сети. Нужно научиться моделировать , а не просто как художник зная общие принципы, аккуратно рисовать пп. Хотя если на самом деле моделирование будет слишком приближенным, может и не стоит -).
  3. Презентация Акулин А. "Проектирование многослойных плат с DDR" лист 41 Меандр или тромбон? электрические длины равны, а физическая- тромбон короче на 2 мм. Я правильно понимаю, что есть смысл перегонять разводку из Альтиума в Sigrity или Hiperlinx для моделирования и определения эл.длин? p.s. если есть у когонить инструкция как это делается (пусть даже приблизительная, чтоб я понял куда "копать") поделитесь. Сам пока не определился какой пакет облегчит жизнь, пока подбираю инфу.
  4. Цитата(Владимир @ May 14 2018, 13:53) Алтиум пока считает только в мм. В наносекунды нужно пересчитывать по формулам. спасибо
  5. Цитата(Владимир @ May 12 2018, 14:10) А что это за длина? есть физическая например в мм есть по задержке (в наносекундах) А здесь в чем? Выяснил , что имелось в виду именно по задержке, те в наносекундах, применительно к DDR4.
  6. А в Альтиуме можно ровнять шины по "электрической длине" ? Как это сделать подскажите пжлста. А то начальник поинтересовался, я начал копать... подозреваю что нужны будут какие-нибудь стороние программы, чтоб промоделировать ..как то
  7. в закладке Formula введите !+'_1' -> жмакаете ОК, в десигнаторы выделенных компонентов будет дописано "_1". [/quote] !+'_1' правильно до знака? что-то не получилось так дописать.
  8. Цитата(alex_bface @ Feb 14 2018, 13:17) Выделяем скопированные компоненты -> F11(SCH inspector) -> нажимаем на строку "Component Designator" -> нажимаем на "...", откроется диалог смарт эдит -> в закладке Formula введите !+'_1' -> жмакаете ОК, в десигнаторы выделенных компонентов будет дописано "_1". Спасибо. Я дописывал вручную _1 (в схеме), а комнаты _2 _3 получал копированием группы _1 (альтиум сам меняет последнюю цифру при копировании с shift). Цитата(alex_bface @ Feb 14 2018, 13:17) В следуюший раз попробуйте "канальную" схематику. Откроете для себя неожиданные плюшки при трассировке . О каких плюшках идет речь? Не придется копи-пастить рисунок разводки после установки элементов в pcb, и только?
  9. Здравствуйте. Тему Up -) Мне хотелось бы выяснить как проще копировать элементы При копировании куска разводки в PCB обычным копи-пастом (нужно 4 одинаковых), алтиум меняет в PCB designator-ы добавляя соответсвенно _1, _2, _3,_4 текущему при этом удаляя название цепей но оставляя рисунок разводки. Далее я и в схеме присваиваю одинаковым группам десигнаторы_1,.._4. При синхронизации из схемы платы, Альтиум будет удалять уже полученные копи пастом PCB компоненты, добавляя новые с такими же Designator-ами, но с заполненым полем Unique Id. Вопросы: 1) что нужно сделать чтобы избежать удаление правильно размещенных копи-пастом компонентов в PCB? (только через компонент линкс?) 2) как в схеме копипастом размножать элементы так чтоб получать нужные десигнаторы с _1, _2?
  10. Вопросы начинающих 2017 г.

    Здравствуйте. Как конвертнуть для Альтиума футпринт для Cadence? Скачал три файла 45971-1115.dra, 45971-1115.psm, 45971-1115.txt с сайта molex. Есть ли конвертеры или плагины, кто сталкивался напишите пожалуйста как заимствовать.
  11. Как сделать СБ платы

    Здравствуйте. Научите. Столкнулся с проблемой при оформлении СБ, у меня не получается передать идеальную картинку слоев платы в Autocad. При экспорте (герберов, CAMoв, PCB) в dfx, dwg наблюдается сильное различие картинки - то полигонов нет, то какие-то "шишки" в углах на проводниках, то проводники не той толщины, то какие-то непонятные артефакты... Плата с вырезами , фасками.. Подумываю из Altiuma (с помощью draftsman) делать pdf-ку со слоями, а первый лист с размерами-выносками в Autocade. В форматке (в рамке ) draftsman ошибка , по госту д.б. слово Лист пишется над номером, а не наоборот, в чем можно править форматку draftsman-a? (если уже есть правильные форматки поделитесь)
  12. Draftsman

    Форматки DRAFTSMAN в чем можно подправить? Хотел бы на 2м листе слово Лист выше самого номера листа поставить.
  13. Как сделать СБ платы

    Цитата(TOREX @ Apr 1 2017, 15:32) А вот тут думать даже вредно, надо просто знать технологию производителя. Последние несколько лет мы работаем с производителями из Китая, США, Великобритании, Германии. Так никто из них не работает с фотошаблонами (это прошлый век). Технология у них не предусматривает применения фотошаблонов. На заготовку платы (плат) наносят фоторезист и засвечивают лазерным принтером. Затем после нескольких технологических операций не нужный фоторезист смывается и заготовка идет на травление. Кстати такая же технология используется на большинстве российских предприятий. Оч. интересно с кем вы работаете, но немного не в тему. От меня требуют конкретные документы и файлы.. и я хотел бы узнать у более опытных, как проще и быстрее их оформить. Как вы понимаете требуют совсем не те производители с которыми вы работаете. Заранее извиняюсь , если не совсем доходчиво объяснил что мне надо.
  14. Как сделать СБ платы

    Цитата(musa @ Mar 31 2017, 11:39) Видео у него много. Но тут проще. Подключаете форматку на нужный слой. Отключаете ненужные слои и получаете нужную графику. Под размеры и прочие нужные вещи используете свободные слои. Тут главное при создании библиотеки графику компонента сделать так чтобы при отключении слоев осталась графика необходимая для сборочного. Ну например отрисовываются ноги у микросхем. Если компонент с штыревыми выводами отрисовываете дополнительно кружочек обозначающий Пин. После отключения проводящих слоев и масок она будет не просто квадратиком а похожа на микросхему. Ну и прочие компоненты рисуются так как вы их хотите видеть их на сборочном чертеже. Тут как раз лениться ненужно. Делаете один раз и навсегда. Совершенно непонятно как ваше ОТК по картинке проверяет внутренние слои. Наружные и наше ОТК просматривает чтобы убедиться что версия платы та и нет дефектов проводящего рисунка на плате. Спасибо, постепенно буду так делать, хватало прорисовки с шелкографии, понимаю что по хорошему надо юзать парные слои (мех) и добавлять .designator , как люди делают.. Думаю проверяет фотошаблоны, сверяет их с КД.. возможно до прессовки, не знаю точно... хотя конечно если не у себя делать п.п. то с этим гораздо проще.
  15. Как сделать СБ платы

    Цитата(TOREX @ Mar 31 2017, 08:56) Ну так поясните, что такое "номер токопроводящего рисунка". И на каком предприятии платы делают (контролируют) по рисункам. Проводящий рисунок=топология 1)В Т.Т. пишется фраза -"номер проводящего рисунка -0" (если изменений небыло), на самой плате в слое метализация (топ или бот) пять последних цифр децимального номера п.п. (точка) 0 (если изменений не было), типа- 83.099.0 . Гост щас не припомню, поищу. 2)На моем предприятии, честно.. (фгуп). Хотя в принципе к красоте внутренних слоев для КД, нормоконтролер не сильно придирается, просто видел , что оформляют красиво. Видел урок Сабунина, оформление КД в Альтиуме, мне пока так не привычно, может научусь потом.
  16. Как сделать СБ платы

    Цитата(TOREX @ Mar 30 2017, 18:09) Приведите пример сборочного чертежа с именами цепей. ..нет там имен цепей и быть не может.
  17. Как сделать СБ платы

    [quote name='TOREX' date='Mar 30 2017, 16:26' post='1490317'] Вообще-то на сборочном проводники и полигоны не нужны и даже вредны. Например у Вас поменялись на плате только проводники и (или) полигоны. Из-за этого Вам придется писать извещения об изменении с заменой или ручным исправлением калек в архиве. Придется и пишем, и более того доходит до того что нужно указывать "номер токопроводящего рисунка" на самой плате и сб, должны совпадать..заказчик требует. А ОТК нужны слои, сравнивают бумагу и фотошаблон. Узнать бы способ, позволяющий грамотно оформлять.. не изголяясь копированием фрагментов с pdf.
  18. Обучающие видео на русском.

    Спасибо за труд! Пожалуйста не бросайте это дело -) Без таких видео оч. тяжело осваивать, книг на русском нет -((, даже переводов ,а вопросов тьма.. начиная -для чего эти программы в папке (Release 16.6: Allegro PCB Planer, Package Designer, Physical Viewer...) на каком этапе ими пользоваться.. Если будет возможность, научите транслировать проекты для разводки в Сadence 16.6.000 из PCAD (схемы, библиотеки) p.s. +1 к посту про разработку от начала и до конца...но это наверно ацкий труд, его можно и оплатить (всем миром)...все лучше чем курсы за 10тр=2 дня, на которые наверно смысла нет идти если ты совсем не знаком с пакетом..а хочется познакомиться с ним
  19. усложняем задачу -) А если схема из PCADа, как быть? Перерисовывать библиотеку, схему? Или можно малой кровью обойтись, есть ли в этих пакетах трансляторы? Да и чтоб после разводки платы, синхронизировать ее со схемой (из pcb)? Как вообще потом проверить цепи , partnumber...если листов 30 А1. Cравнивать придется схему из PCAD и вновь нарисованную.. Как вы делаете?
  20. транслятор PCAD или Altium в Orcad Entry CIS

    Имея схему (PCAD или Altium) стоит ли ее перерисовывать или транслировать в Orcad CIS, для дальнейшей разводки PCB Editor (allegro) или достаточно будет нескольких файлов netlis (а что еще?). Не нашел транслятора, он я так понял как то отдельно устанавливается... https://www.ema-eda.com/resources/library/a...atic-translator. А вы как делаете?
  21. Ликбез

    Научите. Не нашел я транслятора библиотек и эл. схем из PCAD, или Altium в Orcad CIS, для дальнейшей передачи и "разводки" в Orcad PCB Editor. Если есть инструкция "закидывания" поделитесь, как правильно это делать.
  22. Цитата(EvilWrecker @ Aug 26 2016, 15:30) Если именно про все пункты одновременно, то однозначно Cadence Allegro или MG Xpedition. А о каком уровне сложности плат идет речь? Несколько virtex-7, ddr3, dsp, повторяющиеся "каналы" рассчитанные в AWR. Пока далек от моделирования работы платы -(. Было бы здорово- уровнять длину диф.пар (автоматически, несколько разом), шины DDR3 , прошить отверстиями земляной контур вокруг "полоска"...при этом не сильно разбираться в скриптах и т.п. Жаль на форуме нельзя выяснить, какая "с торента" выше названных САПР наиболее стабильна...на "тяжелых" платах Хотя конечно оно и правильно...пиратству бой!
  23. Какой САПР лучше? 1) оформление документации по ГОСТ 2) удобней правила проектирования-запреты, зазоры и т.п. 3) авторазводчик сам может ровнять группу диф.пар в указанных слоях и области п.п., сваппированием пинов? 4) где лучше реализована связь схемы и pcb, где проще отследить ошибки? 5) где меньше багов, при том что п.3 достаточно удачно выполняется (из того что доступно в сети) Разрываюсь -) Имею некоторый опыт работы в Альтиум, но не побывал остальные пакеты... с чего начать, а ? Может есть смысл как то комбинировать пакеты, схемы в одном рисовать, платы в другом, вы как поступаете? Может кто уже имел возможность работать в нескольких пакетах, поделитесь пожалуйста опытом.
  24. Столкнулся с тем, что прорисовка полигона на больших ПП, занимает слишком много времени(больше 30минут ). Подскажите как правильно выбирать параметры полигона, чтоб заливка происходила быстрее , а рисунок при этом был оптимальным без разрывов под разъемами. Может есть хитрости, поделитесь, например при заливке слоя GND использовать несколько полигонов(1 полигон на всю ширину платы, а2й конкретно под разъемами с малым шагом). Как правильно выбирать свойства прорисовки полигона (какие должны быть?), может помимо свойств полигона по ПКМ , есть еще где в настройках самого проекта или САПР? А чтоб полигон заливался быстрее , может отключать какие-нибудь drc-проверки ?.. Хочу чтоб 1-2 минуты тратить на это, научите , плиз, очень много времени уходит на перезаливку..сроки прошли уже, а я все перезаливаю бл.. \Альтим 16 , gtx650, i7, 8гиг оперативы, win7-64bit\
  25. Цитата(peshkoff @ Apr 1 2016, 12:35) зачем так много слоев?? там плисины напротив друг друга стоят с двух сторон платы?? или это не они диктуют? да слоев многовато получилось, первый опыт с плисинами, но старался аккуратно сделать, -) да и разраб. схемы просил определенным образом выставить элементы памяти и корзин, что уменьшило ширину просвета для меж плиссенной трассировки(но это наверное отговорки). По опытнее человек наверно и в 20 уложился, когда начинал делать, думал уложусь -)).. Да , пользуясь случаем, спасибо за статьи-) Жаль мало информации по разводки DDR2,3..в плане (по шаговой) работы с инструментами, но наверно такую информацию не выгодно выкладывать в общий доступ на русском, а хотелось бы..буду искать и надеятся -) по крайней мере когда искал не нашел а потом переключили на другую работу..щас хочу наверстать пробелы.