[hahol89 0]

Скачал исходник который описывает БПФ на 64 точки, но вот не задача, то ли исходник спецом так записан, чтобы всё просто не казалось, и поэтому не всё прописано, то ли автор косяк, то ли я не правильно ввсё делаю. Я собираю его в ISE Design Suite. Если есть возможность, можете проверить его на работоспособность(в смысле если есть Design Suite, то попробовать собрать)?

pipelined_fft_64_latest.tar.gz

[eugen_pcad_ru 0]

Может быть надо подправить "usfft64_2b .v"? там не должно быть шин типа [0:0].

Например вот так:

"

//output [nb+2:0] DOR ;//Real part of the output data,

output DOR ;//Real part of the output data,

//wire [nb+2:0] DOR ; // the bit width is nb+3, can be decreased when instantiating the core

wire DOR ; // the bit width is nb+3, can be decreased when instantiating the core

//output [nb+2:0] DOI ;//Imaginary part of the output data

output DOI ;//Imaginary part of the output data

//wire [nb+2:0] DOI ;

wire DOI ;

 

"

и

"

//input [nb-1:0] DR ; // Real part of the input data, 0-th data goes just after

input DR ; // Real part of the input data, 0-th data goes just after

//wire [nb-1:0] DR ; // the START signal or after 63-th data of the previous transform

wire DR ; // the START signal or after 63-th data of the previous transform

//input [nb-1:0] DI ; //Imaginary part of the input data

input DI ; //Imaginary part of the input data

//wire [nb-1:0] DI ;

wire DI ;

"

После этого ISЕ 13 компилит во всяком случае. Если 0чень надо, могу скинуть (куда скажете) и сам проект.

 

Удачи!

 

P.S.: Вполне вероятно, что это можно исправить каким-нибудь другим, более корректным способом. Но я кроме описанного выше ничего посоветовать не могу:) С самой логикой работы проекта не разбирался, может так делать и нельзя.

[hahol89 0]

Евген, спасибо, что откликнулся, но у меня следующие ошибки, они в принципе и раньше были(( Я просто не могу понять автор принципиально не дописывал отдельные вещи или дело в том, что у тебя 13 ISE?

 

ERROR:HDLCompilers:91 - "/../../../pipelined_fft_64/pipelined_fft_64/trunk/BENCH/USFFT64_2B_TB.v" line 104 Module 'Wave_ROM64' does not have a port named 'DATA_RE'

ERROR:HDLCompilers:91 - "/../../../pipelined_fft_64/pipelined_fft_64/trunk/BENCH/USFFT64_2B_TB.v" line 104 Module 'Wave_ROM64' does not have a port named 'DATA_IM'

ERROR:HDLCompilers:91 - "/../../../pipelined_fft_64/pipelined_fft_64/trunk/BENCH/USFFT64_2B_TB.v" line 104 Module 'Wave_ROM64' does not have a port named 'DATA_REF'

ERROR:HDLCompilers:91 - "/../../../pipelined_fft_64/pipelined_fft_64/trunk/BENCH/USFFT64_2B_TB.v" line 135 Module 'Wave_ROM64' does not have a port named 'DATA_RE'

ERROR:HDLCompilers:91 - "/../../../pipelined_fft_64/pipelined_fft_64/trunk/BENCH/USFFT64_2B_TB.v" line 135 Module 'Wave_ROM64' does not have a port named 'DATA_IM'

ERROR:HDLCompilers:91 - "/../../../pipelined_fft_64/pipelined_fft_64/trunk/BENCH/USFFT64_2B_TB.v" line 135 Module 'Wave_ROM64' does not have a port named 'DATA_REF'

-->

[Postoroniy_V 0]

.............................

ERROR:HDLCompilers:91 - "/../../../pipelined_fft_64/pipelined_fft_64/trunk/BENCH/USFFT64_2B_TB.v" line 135 Module 'Wave_ROM64' does not have a port named 'DATA_REF'

-->

perl ./sinerom64_gen.pl -> сгенерит файл Wave_ROM64.v в нём модуль по имени Wave_ROM64

сходный с именем модуля в sin_tst_rom.v, но Wave_ROM64.v имеет все эти порты DATA_REF, DATA_IM

 

+ тоесть как минимум симуляция запускается