hahol89

Прошу прощения, но я наверное не совсем уверенный пользователь ПК раз не знаю как такие вещи исправить, каким образом это сделать?))

Т.е. ему не нарвится как называется эта папка верно?

Скажите пожалуйста эта папка Temp за что отвечает, что вообще от меня хочет программа, я так понимаю это какие то основы, но к сожалениюю я их не знаю

Немного изменился тип ошибки

Спасибо большое! Может быть кто нить другой выручит меня, и объяснит мне, что делать в этой ситуации, я слышал, что это может быть связано с тем, что устарели блоки отдельных элементов и в результате они не работают, с более поздними версиями, может быть стоит установить ранние версии ISE например 11-ую и при это перейти на 2008 матлаб?

Простите, но вы требуете очень подробных разъяснений, при этом даёте ответы, по подробности не уступающие моему первому сообщению, что мне нужно сделать? Что касается, компиляции, то демка вообще не выполняется, просто не работает, нажимаешь run и выдает ошибки, которые я привёл

Работаю в Матлаб R2010b стоит ISE 13.3 Design Suite , всё скачал из сети. Есть три разные версии блока FIR Compiler (5.0, 6.2, 6.3). Не рвботает демка "Reloadable FIR Filter". Вылазят следующего рода ошибки

Конкретно возникают проблемы, когда я пытаюсь работать с FIR Compiler, дело в том, что не работают даже некоторые демки, попросту не компилятся опять с тем же FIR, в то время время как другие демки отлично работают

Подскажите пожалуйста, столкнулся с такой проблемой, что отдельный блоки, которые вроде бы есть в блоксете xilinx в симулинке, попросту не работают. Начал разбираться и заметил, что проблема распространённая. Поэтому хотел бы спросить, если вы работали в SysGen'е и у вас всё нормально работало, то какая версия Matlab и Xilinx ISE у вас была, только Матлаб не лицензионный.

А что меняется когда переменную XIL_TIMING_ALLOW_IMPOSSIBLE в 1 обращаю?

Работая над проектом в ISE встретился такой ворнинг At least one timing constraint is impossible to meet because component delays alone exceed the constraint. A timing constraint summary below shows the failing constraints (preceded with an Asterisk (*)). Please use the Timing Analyzer (GUI) or TRCE (command line) with the Mapped NCD and PCF files to identify which constraints and paths are failing because of the component delays alone. If the failing path(s) is mapped to Xilinx components as expected, consider relaxing the constraint. If it is not mapped to components as expected, re-evaluate your HDL and how synthesis is optimizing the path. To allow the tools to bypass this error, set the environment variable XIL_TIMING_ALLOW_IMPOSSIBLE to 1." Покопавшись в комьюнити Xilinx'а я не нашел ничего лучше, как взять и сделать также как мне и посоветовал компилятор т.е. установил в консоли переменную XIL_TIMING_ALLOW_IMPOSSIBLE в 1. Появился следующий ворнинг WARNING Xst:3201 - TIMESPEC 'TS_CLK_FPGA_N' is related to another TIMESPEC which is not defined. WARNING Xst:3201 - TIMESPEC 'TS_FR_N' is related to another TIMESPEC which is not defined. Внимание вопрос: чем опасны эти ворнинги и нужно было ли исправлять первый?

Самурай, спасибо большущее)) Одно только не понимаю, если это в дополнительном, то получается 00011111101111 после инверсии, а затем 00011111110000 после того как прибавили единицу, и это получается -2032, а не -8128, с чем это связано?

Спасибо за посильную помощь, посижу пока почитаю.

Простите мне мою толстолобость, но какую бы константу я не посылал я её получаю, при этом в последних 2-ух разрядах лезут 2 единицы, это что? "Изменение фильтра"?

Это что же получается? У меня на выходе моя константа и коэффициент усиления?