[Vitaly_K 0]

Вот и у меня задача конверсии FPGA в заказной чип. Проект выполнен на a3p125 фирмы Actel в VHDL и Verilog форматах. Занимает 50% объёма. Вопрос об изготовлении пока не стоит. Только проект, например для MOSIS/TSMC. Кто бы мог сделать эту работу и сколько бы это стоило?

[zzzzzzzz 0]

Вот и у меня задача конверсии FPGA в заказной чип. Проект выполнен на a3p125 фирмы Actel в VHDL и Verilog форматах. Занимает 50% объёма. Вопрос об изготовлении пока не стоит. Только проект, например для MOSIS/TSMC. Кто бы мог сделать эту работу и сколько бы это стоило?

Вопрос в подробностях. Опишите их, может, кто и подтянется.

[Vitaly_K 0]

Вопрос в подробностях. Опишите их, может, кто и подтянется.

Да я готов описать, но не знаю, какие подробности в данном случае необходимы. Пожалуйста, подскажите.

[zzzzzzzz 0]

Ну, представьте себя на месте ASIC-дизайнера. Что ему нужно знать?

Синтезабельность кода.

Размер схемы в гейтах (например, в двухвходовках).

Требования по скорости, потреблению, (стойкости?).

Что это, вообще, такое - насколько регулярная структура.

Нужна ли память и какая.

Какие интерфейсы нужны.

Корпус какой нужен.

Что с тестированием чипа?

Приемка как планируется.

Как видите взаимодействие и орг. вопросы с разработчиком.

 

И т.д.

 

Чем детальнее поставите задачу, тем конкретнее будут ответы.

[Vitaly_K 0]

Ну, представьте себя на месте ASIC-дизайнера. Что ему нужно знать?

Синтезабельность кода.

Размер схемы в гейтах (например, в двухвходовках).

Требования по скорости, потреблению, (стойкости?).

Что это, вообще, такое - насколько регулярная структура.

Нужна ли память и какая.

Какие интерфейсы нужны.

Корпус какой нужен.

Что с тестированием чипа?

Приемка как планируется.

Как видите взаимодействие и орг. вопросы с разработчиком.

 

И т.д.

 

Чем детальнее поставите задачу, тем конкретнее будут ответы.

Относительно структуры микросхемы, то, как мне кажется, ответы на соответствующие вопросы можно получить, раскрыв проект в IDE Libero. В этой программе он был создан, она бесплатная. Комплект файлов в формате v и vhd могу представить.

По поводу скорости понятно, что чем выше, тем лучше, но хотелось бы знать, чего это будет стоить. Аналогично, о потреблении, только наоборот: чем ниже, тем лучше.

Об изготовлении чипа речь не идёт. Методика проверки готового проекта (это для приёмки) должна быть предложена разработчиком и согласована с заказчиком (мною).

Орг. вопросы будем решать с исполнителем, если таковой найдётся.

Спасибо.

 

[zzzzzzzz 0]

Относительно структуры микросхемы, то, как мне кажется, ответы на соответствующие вопросы можно получить, раскрыв проект в IDE Libero. В этой программе он был создан, она бесплатная. Комплект файлов в формате v и vhd могу представить.

По поводу скорости понятно, что чем выше, тем лучше, но хотелось бы знать, чего это будет стоить. Аналогично, о потреблении, только наоборот: чем ниже, тем лучше.

Об изготовлении чипа речь не идёт. Методика проверки готового проекта (это для приёмки) должна быть предложена разработчиком и согласована с заказчиком (мною).

Орг. вопросы будем решать с исполнителем, если таковой найдётся.

Спасибо.

Не, ну вот Вы как считаете - сейчас люди должны дружно ставить IDE Libero и разбирать "по косточкам" Ваш проект? Извините, но оценка работы - это тоже работа. Хотя бы основные исходные данные\описания Вам предоставить необходимо. Угадывать исходные идеи, мысли и тест-векторы по исходникам - это к волшебникам. Да даже то, почему об изготовлении чипа речь не идет - тоже важно. Странная работа "в стол" не особенно вдохновляет на "подвиги".

Пардон, ничего личного, джаст бизнес.

[Vitaly_K 0]

Не, ну вот Вы как считаете - сейчас люди должны дружно ставить IDE Libero и разбирать "по косточкам" Ваш проект? Извините, но оценка работы - это тоже работа. Хотя бы основные исходные данные\описания Вам предоставить необходимо. Угадывать исходные идеи, мысли и тест-векторы по исходникам - это к волшебникам. Да даже то, почему об изготовлении чипа речь не идет - тоже важно. Странная работа "в стол" не особенно вдохновляет на "подвиги".

Пардон, ничего личного, джаст бизнес.

Устройство это – синтезатор частоты. Подробности можно узнать на этом же форуме в разделе «Аналоговая и цифровая техника, прикладная электроника > RF&Microwave Design». Там моя тема “A new concept in Frequency Synthesis”, 16 страниц.

Объём проекта в FPGA составляет примерно 62k (в гейтах). Об изготовлении - так это только то, что проект должен быть выполнен в формате под одну из технологий MOSIS/TSMC.

 

[zzzzzzzz 0]

http://electronix.ru/forum/index.php?showtopic=85660

 

Понятно более-менее.

Речь, по сути, идет о RF MIX ASIC с большущим креном именно в аналог ВЧ.

Цифра в вашем FPGA отступает на второй план.

Большая работа.

Я сейчас окунаться не стану, пардон.

 

Может, здесь найдёте общий язык:

http://milandr.ru/index.php?mact=Products,...nt01returnid=68

 

Эта тематика у них представлена в серии 1508, как минимум. И с заказчиками таких штучек они, вероятно, в контакте.

 

Удачи!

[Vitaly_K 0]

http://electronix.ru/forum/index.php?showtopic=85660

 

Понятно более-менее.

Речь, по сути, идет о RF MIX ASIC с большущим креном именно в аналог ВЧ.

Цифра в вашем FPGA отступает на второй план.

Большая работа.

Я сейчас окунаться не стану, пардон.

 

Удачи!

Не совсем так. Понятно, что результат будет зависеть, практически полностью, от аналоговой части, т.е. от ЦАП. Но эту работу в Analog Devices ведёт некто David Crook, признанный лидер в разработках синтезаторов DDS, где так же главное – ЦАП. Т.е. проблем в этой части проекта нет. А вот с цифровой частью – суть то, что находится у нас в FPGA – получается неприятность. Работа неплановая, и ему надо уговорить «цифровиков» сделать эту часть помимо их прямых обязанностей. Процесс может затянуться надолго. Вот я и подумал, а не проще ли будет найти специалистов у нас. У Дэвида есть собственный бюджет, которым он распоряжается по своему усмотрению. Для меня сейчас главное – выяснить, возьмётся ли кто-либо из наших сделать эту работу и за какие деньги. Тогда я предложу этот вариант Дэвиду. Тут ведь есть не только возможность случайного заработка, но и перспектива сотрудничества с ADI в их разработках.

 

[nikolascha 0]

По поводу скорости понятно, что чем выше, тем лучше, но хотелось бы знать, чего это будет стоить. Аналогично, о потреблении, только наоборот: чем ниже, тем лучше.

Об изготовлении чипа речь не идёт. Методика проверки готового проекта (это для приёмки) должна быть предложена разработчиком и согласована с заказчиком (мною).

Хотелось бы узнать порядок частот хотя бы.

Нужно только синтезировать или топологию тоже сделать?

Под какие тех. нормы нужно синтезировать схему? Будет ли предоставлена цифровая библиотека для синтеза или самим с фабрикой договариваться нужно?

[Vitaly_K 0]

Хотелось бы узнать порядок частот хотя бы.

Нужно только синтезировать или топологию тоже сделать?

Под какие тех. нормы нужно синтезировать схему? Будет ли предоставлена цифровая библиотека для синтеза или самим с фабрикой договариваться нужно?

В проекте FPGA тактовые частоты около 200 МГц.

В заказном чипе хотелось бы получить порядка 1 ГГц.

Топологию нужно сделать.

О библиотеке я уточню в ADI.

 

[yes 6]

Относительно структуры микросхемы, то, как мне кажется, ответы на соответствующие вопросы можно получить, раскрыв проект в IDE Libero. В этой

 

в либеро (вернее в дизайнере) можно кликнуть tools/report/status получившийся файл можно выложить сюда

v и vhd это все-таки интелектуальная собственность, так запросто их раздавать......

 

но судя по тому что либеро бесплатный, значит используете очень маленькую ПЛИС

ну и 200МГц, это на ProaASIC3? мне верится с трудом, по моим ощущениям, это чисто регистр-регистр, без всякой логики :) да и то сомневаюсь

 

у Актела ПЛИСы не особо популярны в широких массах, да и структура у них нетиповая. поэтому так оценить вряд ли что-то удасться.

но впечатление, что по меркам АЗИКа цифровая часть ничтожна

 

--------

 

upd: читал снизу вверх, поэтому пропустил "Проект выполнен на a3p125 фирмы Actel". но понял верно и про 200МГц все-таки как-то неожидано

 

[topor_topor 0]

Не совсем так. Понятно, что результат будет зависеть, практически полностью, от аналоговой части, т.е. от ЦАП. Но эту работу в Analog Devices ведёт некто David Crook, признанный лидер в разработках синтезаторов DDS, где так же главное – ЦАП. Т.е. проблем в этой части проекта нет. А вот с цифровой частью – суть то, что находится у нас в FPGA – получается неприятность. Работа неплановая, и ему надо уговорить «цифровиков» сделать эту часть помимо их прямых обязанностей. Процесс может затянуться надолго. Вот я и подумал, а не проще ли будет найти специалистов у нас. У Дэвида есть собственный бюджет, которым он распоряжается по своему усмотрению. Для меня сейчас главное – выяснить, возьмётся ли кто-либо из наших сделать эту работу и за какие деньги. Тогда я предложу этот вариант Дэвиду. Тут ведь есть не только возможность случайного заработка, но и перспектива сотрудничества с ADI в их разработках.

 

Позвольте уточнить пару моментов:

 

1) Я правильно понял, что Analog Devices полностью делает аналоговую часть?

Если да - то под какую технологию?

1ГГц это гдето уже 90нм ....

Соотв. нужни библиотеки поддерживающие продвинутый STA (cross talk, IR drop etc.). Это есть?

 

2) Розмер цифры в тригерах?

Я так понимаю, около 3000?

 

3) Сколько пинов в корпусе?

 

4) Требования к тестовому оборудованию: какой тестовый интерфейс надо (JTAG?), на каком оборудовании тестируем (формат файлов для теста....)

 

5) Используются ли памяти FPGA? Если да, то есть ли готовые ASIC MEMORY IP для Вашей технологии?

 

6) Сколько есть времени?

 

7) Можете ли Вы предоставить лицензионные тулзы (Cadence SOC Encounter напр.)?

 

[Vitaly_K 0]

в либеро (вернее в дизайнере) можно кликнуть tools/report/status получившийся файл можно выложить сюда

v и vhd это все-таки интелектуальная собственность, так запросто их раздавать......

 

но судя по тому что либеро бесплатный, значит используете очень маленькую ПЛИС

ну и 200МГц, это на ProaASIC3? мне верится с трудом, по моим ощущениям, это чисто регистр-регистр, без всякой логики :) да и то сомневаюсь

 

у Актела ПЛИСы не особо популярны в широких массах, да и структура у них нетиповая. поэтому так оценить вряд ли что-то удасться.

но впечатление, что по меркам АЗИКа цифровая часть ничтожна

 

--------

 

upd: читал снизу вверх, поэтому пропустил "Проект выполнен на a3p125 фирмы Actel". но понял верно и про 200МГц все-таки как-то неожидано

В Либеро этот report не в status а в timer. Прилагаю. Тактовые частоты FR и FC (опора и сигнал). Прилагаю также тот же report, но переведенный в формат doc, чтобы легче увидеть, что указанные тактовые частоты и есть порядка 200 МГц, там я эти места выделил жирным и красным.

Программа Либеро бесплатная независимо от объёма FPGA.

Что касается ничтожности цифровой части, то это идёт в плюс предлагаемой структуре. Спасибо за высокую оценку.

PS: В формате rpt файл не загружается.

Timer.doc

Изменено 12 марта, 2012 пользователем Vitaly_K

[Vitaly_K 0]

Позвольте уточнить пару моментов:

 

1) Я правильно понял, что Analog Devices полностью делает аналоговую часть?

Если да - то под какую технологию?

1ГГц это гдето уже 90нм ....

Соотв. нужни библиотеки поддерживающие продвинутый STA (cross talk, IR drop etc.). Это есть?

Да, ADI полностью делает аналоговую часть, если не весь проект в целом. Похоже, что Вы правы, - это где-то 90 nm. До этого они моделировали под технологию 0.25 um и при тактовых частотах порядка 300 МГц получали, на модели, вполне приличные результаты. Но это было 10 лет назад, а ведь прогресс… Про библиотеки ничего не знаю. Надо выяснять у ADI. Тут я должен сказать, что вышел на этот форум по своей инициативе, чтобы выяснить, возможно ли в принципе сделать эту работу у нас, а уж потом предложить такой вариант ADI. Так что пока вообще неизвестно, согласятся ли они на это.

2) Розмер цифры в тригерах?

Я так понимаю, около 3000?

В триггерах не знаю, в гейтах – 62k.

3) Сколько пинов в корпусе?

Пинов – 24.

4) Требования к тестовому оборудованию: какой тестовый интерфейс надо (JTAG?), на каком оборудовании тестируем (формат файлов для теста....)

Не знаю. Опять-таки надо выяснять.

5) Используются ли памяти FPGA? Если да, то есть ли готовые ASIC MEMORY IP для Вашей технологии?

Нет, память не используется.

6) Сколько есть времени?

Определённого срока нет, чем скорее, тем лучше.

7) Можете ли Вы предоставить лицензионные тулзы (Cadence SOC Encounter напр.)?

Надо выяснять.