Uree 1 8 июля, 2016 Опубликовано 8 июля, 2016 · Жалоба Сначала в разделе Manufacturing -> NC Drill... сконфигурить сверловку(назначить отверстиям значки/символы), а потом в том же разделе генерится Drill Table, одновременно с которой автоматом проставляются назначенные обозначения по всей плате. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Frezer 0 8 июля, 2016 Опубликовано 8 июля, 2016 · Жалоба Здравствуйте, еще такая проблема возникла... с памятью :rolleyes: Поменял память, все решилось Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Magnet 0 13 июля, 2016 Опубликовано 13 июля, 2016 (изменено) · Жалоба Всем добрый день, По мере освоения идет поток вопросов, на которые не нахожу ответы, создал отдельную ветку http://electronix.ru/forum/index.php?showtopic=136277 но пришел к мысли что занимаюсь дублированием Горячей линии и иду по тем же вопросом, которые обсуждают здесь. Рад бы переименовать свой пост и подправить тему, но такая опция не дана. Просьба прокомментировать мой последний там топик. В дальнейшем я буду обращаться сюда. Спасибо. Изменено 13 июля, 2016 пользователем Magnet Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golom3402 0 13 июля, 2016 Опубликовано 13 июля, 2016 (изменено) · Жалоба Добрый день, уважаемые коллеги. Не подскажете, каким образом будет правильнее всего сделать посадочное место для аккумулятора (с проводами) который клеится на плату? Ведь получается, что обязательно должны быть электрические пины(hole), а жестко их фиксировать не хочется. Хочется иметь возможность конструктору выбирать, где размещать эти пины. Изменено 13 июля, 2016 пользователем GDicegolem Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 13 июля, 2016 Опубликовано 13 июля, 2016 · Жалоба То ли компоненту, то ли его отдельным пинам можно добавить атрибут, который позволяет их сдвигать непосредственно в дизайне. Посмотрите внимательно на список доступных атрибутов для и того и для другого и найдете, у него название достаточно говорящее. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
krux 8 13 июля, 2016 Опубликовано 13 июля, 2016 · Жалоба Unfixed_Pins = TRUE на компонент. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Magnet 0 14 июля, 2016 Опубликовано 14 июля, 2016 (изменено) · Жалоба В процессе изучения BCB трассировки, хочу усложнить задачу построения PCB, взять более сложную схематику смешанных сигналов, столкнулся с проблемой в Capture\Samples\> примерах т.к. они не позволяют идентифицировать многие корпуса для правки фут принтов по каким то шаблонам dra, соответственно, невозможно сгенерить Netlist, и т.д. и т.п., ссылки на olb не то? Через поиск нашел некоторые проекты, но это от бездействия, там такие длинные пути, что нужно очень сильно захотеть чтоб туда докапываться, то что там открывается C:\Cadence\SPB_16.6\tools\capture\samples\pxl-lite\Bench\allegro\bench_allegro.brd Похоже на учебный материал. Как вариант, поучиться распутывать такие бороды? Что интересно, во всех этих скрытых проектах схематика привязана к символам PCB. Понимаю что не открыл Америку, но уж слишком все запутано, постоянные ребусы, которые не относятся к тем же туториалам. Онлайн сервис, у меня к сожалению плюется, и обновить пополнить библиотеки нет возможности. Возможно существуют готовые учебные примеры, чтоб обойти этот затык возможность взять в онлайне примеры проектов с opj, brd ... совместимые с 16,60, или посыпать голову пеплом? В 9.2. было все как у людей, а здесь прям садомазо какое то :cranky: Так же просьба, пояснить назначение некоторых папок, в которых все же есть проекты, но каково их назначение в общем пакете Cadence? Изменено 14 июля, 2016 пользователем Magnet Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
KAlexander 0 15 июля, 2016 Опубликовано 15 июля, 2016 · Жалоба Unfixed_Pins = TRUE на компонент. В OrCad PCB Designer Standard это не работает или я не туда смотрю? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 17 июля, 2016 Опубликовано 17 июля, 2016 · Жалоба Все-таки не очень понятно, что Вам нужно. Вы просите дать примеры проектов, или готовую библиотеку символов с футпринтами, или что-то ещё? В процессе изучения BCB трассировки, хочу усложнить задачу построения PCB, взять более сложную схематику смешанных сигналов, столкнулся с проблемой в Capture\Samples\> примерах т.к. они не позволяют идентифицировать многие корпуса для правки фут принтов по каким то шаблонам dra, соответственно, невозможно сгенерить Netlist, и т.д. и т.п., ссылки на olb не то? Через поиск нашел некоторые проекты, но это от бездействия, там такие длинные пути, что нужно очень сильно захотеть чтоб туда докапываться, то что там открывается C:\Cadence\SPB_16.6\tools\capture\samples\pxl-lite\Bench\allegro\bench_allegro.brd Похоже на учебный материал. Как вариант, поучиться распутывать такие бороды? Что интересно, во всех этих скрытых проектах схематика привязана к символам PCB. Понимаю что не открыл Америку, но уж слишком все запутано, постоянные ребусы, которые не относятся к тем же туториалам. Онлайн сервис, у меня к сожалению плюется, и обновить пополнить библиотеки нет возможности. Возможно существуют готовые учебные примеры, чтоб обойти этот затык возможность взять в онлайне примеры проектов с opj, brd ... совместимые с 16,60, или посыпать голову пеплом? В 9.2. было все как у людей, а здесь прям садомазо какое то :cranky: Так же просьба, пояснить назначение некоторых папок, в которых все же есть проекты, но каково их назначение в общем пакете Cadence? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Magnet 0 17 июля, 2016 Опубликовано 17 июля, 2016 (изменено) · Жалоба Искал примеры opj, с привязкой символов к футпринтам, чтоб не тратить время на схематику в Capture, сгенерировать нетлист и дальше заняться изучением трассировки, как выяснилось, таковых вообще нет в папках samples нет, а если и есть, то все без футпринтов и рыться в dra, бесполезно, их просто нереально без какой то базы данных идентифицировать, все библиотечные символы УГО не помнят свои футпринты, их надо бесконечно или искать или создавать. Пока мне здесь не отвечали, я все же нашел подспудный метод поиска компонентов в полном пакете. Может еще кому пригодится, кто не в курсе http://www.snapeda.com/search/ Изменено 17 июля, 2016 пользователем Magnet Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
estel23 0 18 июля, 2016 Опубликовано 18 июля, 2016 · Жалоба Здравствуйте. У меня вопрос: а можно ли как-то назначить линии диффпарами в схематике, а не в PCB? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 18 июля, 2016 Опубликовано 18 июля, 2016 · Жалоба Здравствуйте. У меня вопрос: а можно ли как-то назначить линии диффпарами в схематике, а не в PCB? Посмотрите вот этот документ. http://www.ema-eda.com/sites/ema/files/res...ignslidehow.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Кнкн 5 19 июля, 2016 Опубликовано 19 июля, 2016 · Жалоба Скажите, пожалуйста, можно ли задать электрические ограничения (напр. для дифпар) с помощью скрипта на Skill? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golom3402 0 19 июля, 2016 Опубликовано 19 июля, 2016 · Жалоба Unfixed_Pins = TRUE на компонент. Спасибо! А еще вопрос такой возник: При экспорте символов УГО из других систем в оркадовский .olb, все они имеют Part_Ref "U*" Причем изменить его на "D*" не получается. я так понял "U*" это значение по умолчанию для либы .olb. Можно ли изменить это дефолтное значение? Или хотя бы изменить PartRef у единичного компонента? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 19 июля, 2016 Опубликовано 19 июля, 2016 · Жалоба Не понимаю почему это может не получаться. В свойствах компонента есть такое поле и никогда оно не было недоступным для редактирования. В чем именно проблема? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться