PCBtech 0 8 апреля, 2011 Опубликовано 8 апреля, 2011 · Жалоба КБ "Схематика" открывает в тестовом режиме новый бесплатный сервис для российских разработчиков печатных плат, осваивающих пакет САПР Cadence Allegro. Если вы встретились с проблемой, решение которой не смогли найти в системе помощи САПР и в предыдущих темах данного форума, вы можете обратиться к нашему специалисту по Cadence Allegro по e-mail : database @schematica.ru В письме необходимо изложить суть проблемы, и при необходимости приложить скриншоты или BRD-файл. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Skywolf 0 11 мая, 2011 Опубликовано 11 мая, 2011 · Жалоба Уточнить хочу, помощь в решении проблем и консультации только для легальных пользователей? Вероятно (надеюсь) для легальных и так есть техподдержка, и дополнительно их об этом информировать не нужно. А вот для не легальных, ну например студент или аспирант, профессор в конце-концов, может на что рассчитывать? А "коммерческий" не легальный пользователь? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 11 мая, 2011 Опубликовано 11 мая, 2011 · Жалоба Уточнить хочу, помощь в решении проблем и консультации только для легальных пользователей? Мы отвечаем на вопросы по возможностям пакета и особенностям интерфейса. Например, если кто-то столкнулся с трудностями в реализации какой-то определенной операции, подсказываем, "где искать кнопку". Чтобы человек не тратил полдня там, где достаточно спросить у более опытного. Или, например, кто-то выбирает САПР из нескольких вариантов и хочет понять какие-то конкретные особенности Cadence Allegro - тоже можно задать вопрос. Регистрация для пользования сервисом не требуется, но желательно представляться, хотя и необязательно. Вопросы нелегального использования софта не обсуждаются. Для тех, кто приобрел пакет Cadence Allegro именно у компании PCB technology, есть отдельный, более оперативный сервис технической поддержки - по скайпу и телефону. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
inter_pro 0 16 мая, 2011 Опубликовано 16 мая, 2011 · Жалоба Забавно звучит: Горячая линия по САПР Cadence Allegro, Онлайн-поддержка от КБ печатных плат "Схематика" КБ "Схематика" открывает в тестовом режиме новый бесплатный сервис для российских разработчиков печатных плат, осваивающих пакет САПР Cadence Allegro. Если вы встретились с проблемой, решение которой не смогли найти в системе помощи САПР... ...например, кто-то выбирает САПР из нескольких вариантов и хочет понять какие-то конкретные особенности Cadence Allegro... .... В письме необходимо изложить суть проблемы, и при необходимости приложить скриншоты или BRD-файл. Как будто писали разные люди, имеющие разные цели... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 17 мая, 2011 Опубликовано 17 мая, 2011 · Жалоба Забавно звучит: Горячая линия по САПР Cadence Allegro, Онлайн-поддержка от КБ печатных плат "Схематика" Как будто писали разные люди, имеющие разные цели... Уважаемый Алексей, Если Вас что-то смущает, не стесняйтесь, опишите суть своей проблемы подробнее. Мы все разъясним. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Juzujka 0 24 июня, 2011 Опубликовано 24 июня, 2011 (изменено) · Жалоба Делаю проект в CIS 16.3-S018 Как сделать шину в иерархическом проекте? И в блоках, и в корневой схеме шины Bus_name[0..15], такие же имена и у портов блоков. Уже все имена одинаковые, но в PCB Editor не соединяются. Сигналы, выведенные в виде не шин, а одиночных сигналов, соединяются, а шины - нет. В PCB Editor сигналы шин называются в виде Bus_name[15]_HB5 для сигналов одного блока и Bus_name[15]_HB6 для другого, одинаково называться почему-то не хотят. Что я делаю не так? Вот фрагмент корневой схемы вот фрагмент одного иерархического блока вот фрагмент другого иерархического блока ADC_ADC_D[0]_n не соединены ADC_OR_n соединены Изменено 24 июня, 2011 пользователем Juzujka Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex11 6 24 июня, 2011 Опубликовано 24 июня, 2011 · Жалоба Я, правда, не PCB Tech, но отвечу. 1. Мне никогда не удавалось объединить в шину разноименные сигналы. Работают только имена вида ХХХХХХХ[0..15]. Цифры, понятно, любые требуемые. 2. Скобочки с цифрами должны быть последним элементом названия. Ваши _n могут не восприниматься. Я не уверен, что п.2 требуется обязательно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LV26 0 24 июня, 2011 Опубликовано 24 июня, 2011 · Жалоба Я, правда, не PCB Tech, но отвечу. 1. Мне никогда не удавалось объединить в шину разноименные сигналы. Работают только имена вида ХХХХХХХ[0..15]. Цифры, понятно, любые требуемые. 2. Скобочки с цифрами должны быть последним элементом названия. Ваши _n могут не восприниматься. Я не уверен, что п.2 требуется обязательно. Я тоже пробовал, даже вроде бы нащупал как это делать, но идея работала с переменным успехом... Уже и не помню как... Вообщем можно считаьт, что через "," ничего не получится. Пользуйте 16.5 - там реализован механизм объединения, несколько специфически - но вроде работает. (На текущем проекте не пробовал, по понятным причинам) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 24 июня, 2011 Опубликовано 24 июня, 2011 · Жалоба ADC_ADC_D[0]_n не соединены ADC_OR_n соединены Выдержка из OrCAD Capture User Guide To make connections to a bus, you label the bus, label the signals that are members of the bus, and assign an alias to each signal entering and leaving the bus. Each signal bears an alias that is within the bus range. For example, if the busalias is ADDR[0..3], the four bus members must bear aliases ADDR0, ADDR1, ADDR2, and ADDR3. Take the example of the following alias name prefix and number range: AD [9-0] The net aliases will be named AD9, AD8, AD7 through to AD0. Naming conventions for a bus A bus name must have the form basename[x..y] where x..y specifies a range of decimal integers representing the signal numbers of bus members. There are (y - x + 1) wires in the bus. You can use two periods (..), a colon (:), or a dash (-) between m and n. Examples: ADDR[0..31] (32 members) DATA[16:31] (16 members) CONTROL[4-1] (4 members) A[100..190] (91 members) Do not add any space between the basename and the left bracket ([), as this can cause problems during the netlist operations. Also, note that you should not end a bus name with a numeric character (0-9), as this can cause problems during the netlist operations. Numeric characters can occur in other places in the bus name, however. For example, BUS2A will work, but BUSA2 could cause problems when you generate the netlist. Надеемся, что приведенные примеры именования шин Вам помогут решить проблему. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Juzujka 0 27 июня, 2011 Опубликовано 27 июня, 2011 (изменено) · Жалоба Надеемся, что приведенные примеры именования шин Вам помогут решить проблему. по Вашему совету получилось сделать так: убрал квадратные скобки в именах цепей Bus_name[N] -> Bus_nameN убрал имя цепи после номера Bus_name[0..N]_p -> Bus_name_p[0..N] разделил шины: Bus_name_n[0..N],Bus_name_p[0..N] -> Bus_name_n[0..N] Bus_name_p[0..N] 1. Мне никогда не удавалось объединить в шину разноименные сигналы. Работают только имена вида ХХХХХХХ[0..15]. Цифры, понятно, любые требуемые. 2. Скобочки с цифрами должны быть последним элементом названия. Ваши _n могут не восприниматься. Я не уверен, что п.2 требуется обязательно. Я тоже пробовал, даже вроде бы нащупал как это делать, но идея работала с переменным успехом... Уже и не помню как... Вообщем можно считаьт, что через "," ничего не получится. объединить шины у меня тоже не получилось когда _n на конце, в netlist к шине добавляется имя иерархического блока, соединить иерархические блоки у меня не получилось Всем спасибо! Изменено 27 июня, 2011 пользователем Juzujka Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBinAquarium 0 28 июня, 2011 Опубликовано 28 июня, 2011 · Жалоба Я предлагаю использовать все таки OffPageConnector. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Juzujka 0 28 июня, 2011 Опубликовано 28 июня, 2011 · Жалоба Я предлагаю использовать все таки OffPageConnector. Надо бы так, чтобы можно было блок размножить Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBinAquarium 0 29 июня, 2011 Опубликовано 29 июня, 2011 · Жалоба Не могли бы вы прислать мне проект по e-mail для решения вопроса Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Juzujka 0 30 июня, 2011 Опубликовано 30 июня, 2011 (изменено) · Жалоба Не могли бы вы прислать мне проект по e-mail для решения вопроса Спасибо, у меня этот вопрос, можно сказать, что решился. По крайней мере в том виде, в каком я описал в посте от Jun 28 2011, 02:10 Изменено 30 июня, 2011 пользователем Juzujka Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
packages2011 0 28 августа, 2011 Опубликовано 28 августа, 2011 · Жалоба Доброго времени. Вопрос такой - можно ли в Design Entry CIS сделать так, чтобы отображались метрические значения координат (правый нижний угол) для схем и для Parts? И тот же вопрос по OrCAD Capture... Следующий вопрос - возможно ли работать в схемных редакторах в шаге 2.5 мм, 1.25 мм и т.д.? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться