[ViKo 1]

1. entity (Computer En-Ru)

сущность, объект. Логически целостный элемент предметной области, информация о котором хранится в базе данных. (regular entity, weak entity).

 

2. entity ['entItI] (Mueller En-Ru)

n.

1) филос. бытие

2) сущность, существо

3) нечто реально существующее

4) существо, организм; организация; political entity политическая организация; legal entity юридическое лицо

5) разг. вещь, объект

 

Мое мнение - вполне подходит "вещь", остальные "сущности", вроде "объект", "элемент" - уже разобраны.

[Shtirlits 0]

Ну, если так, то "суть" лучше подходит, хотя и звучит на порядок хуже.

Для меня слово entity несет два смысла: указание на сам предмет и на его устройство, кишки, сущность.

Когда я пишу entity, то думаю "схема", потому что именно её я и описываю обычно.

При написании несинтезироемой хрени, я думаю "хреновина", потому что она ни то, ни се и зависит от симулятора.

Исключение - модели внешних микросхем, про них я так и думаю "модель".

 

[Oldring 0]

Получил от ISE ошибку "This construct is only supported in VHDL 1076-2008". Включено VHDL-200X :laughing:

[yes 5]

Где?

 

http://www.atmel.com/dyn/resources/prod_do...nts/doc4409.pdf

 

PS Постараюсь написать иначе, не провоцируя модератора на холивар.

Моя точка зрения, что предложение сравнивать качество языков программирования исходя из количества багов в двух различных проектах, написанных различными командами с использованием различных технологий управления качеством проектирования, совершенно некорректно.

 

ну так я о том же - что язык не дает никакой "гарантии качества" , будь то VHDL, ADA или что-то такое

 

чтобы минимизировать баги должны применятся методологии верификации, которые надстраиваются над языком и может даже имеют не только техническую, но и "социальную" зависимость

 

и при этом (не ради холивара) верилог имеет такие методологии гораздо более проработанные и стандартизованые, чем VHDL

при этом до появления системверилога существовали vera, rvm, и т.п. предназначенное для организации поиска багов в проекте

 

ну то есть возвращаясь к С++ оно позволяет сделать больший проект, чем С, то есть усилия по приведению кода в рабочее состояние растут с ростом объема кода медленнее, чем в С или паскале. поэтому, а не из-за массонов, и получил распространение С++

я не программист, но предположу, что для всяческих джав и С# эти затраты еще меньше, поэтому в случае, когда на производительность плевать эти языки вытесняют С++

 

я пишу и читаю :) как на SV так и на VHDL, и мне кажется, что аналогия с С++ против паскаля тут уместна

 

а почему в среде HDL жизнь языков более размеренная и vhdl, в отличие от паскаля, никак не отмирает? - жизнь более спокойная: посмотрите на опрос - многие еще в схематике работают :)

 

[Oldring 0]

я пишу и читаю :) как на SV так и на VHDL, и мне кажется, что аналогия с С++ против паскаля тут уместна

 

Так вы синтезируете с применением SV, или используете его только для верификации?

 

Си на самом деле победил Паскаль по одной причине. Он изначально был родным языком на Юниксах. Плюс ему требуется гораздо меньшая поддержка библиотек, которые могут быть примитивными, что плюс при отсутствии нормальной поддержки языка от операционной системы. Плюс близость к железу и отсутствие необходимости поддержки системными библиотеками позволило Си использовать для написания драйверов, опять же. Поэтому он на Виндах победил Паскаль совсем не потому, что он был лучше как язык. Наоборот, это отличный пример того, что побеждает не всегда лучшее. Плюсы же сравнивать с Паскалем нельзя просто потому, что это языки разных поколений: Паскаль - число процедурный язык, а плюсы - объектно-ориентированный. Но плюсы старательно прикрывали дыры, оставшиеся от Сей. При этом совершенно глупых ошибок вроде порчи памяти, невозможных при использовании нормальных языков программирования, но рядовых и очень тяжело отлавливаемых при программировании на плюсах, было сделано наверное на миллиарды долларов. И всё лишь из-за страшного сишного наследия.

 

Что касается Джавы и Шарпа - так от сей в них остались только фигурные скобочки. Совершенно другие языки, разработанные гораздо более грамотно.

 

На самом деле, синтаксис для языка вторичен. Первична идеология. И если в Верилоге нет никаких типов кроме битовой строки - то он совсем не плюсы против Паскаля, а Бейсик против Паскаля.

[ViKo 1]

И если в Верилоге нет никаких типов кроме битовой строки...

В SV есть понятие объект данных - параметр, цепь или переменная.

И тип данных -

shortint 2-state data type, 16-bit signed integer

int 2-state data type, 32-bit signed integer

longint 2-state data type, 64-bit signed integer

byte 2-state data type, 8-bit signed integer or ASCII character

bit 2-state data type, user-defined vector size

logic 4-state data type, user-defined vector size

reg 4-state data type, user-defined vector size

integer 4-state data type, 32-bit signed integer

time 4-state data type, 64-bit unsigned integer

 

Но и это еще не всё. За те же деньги мы даем вам вещественные типы, тип void, enum, строковые типы... :)

[Oldring 0]

В SV есть понятие объект данных - параметр, цепь или переменная.

 

Про детали SV я с вами поговорю не ранее, чем он станет доступен в XST :)

 

И в вашем списке почему-то нету структур.

[LV26 0]

В SV есть понятие объект данных - параметр, цепь или переменная.

И тип данных -

shortint 2-state data type, 16-bit signed integer

int 2-state data type, 32-bit signed integer

longint 2-state data type, 64-bit signed integer

byte 2-state data type, 8-bit signed integer or ASCII character

bit 2-state data type, user-defined vector size

logic 4-state data type, user-defined vector size

reg 4-state data type, user-defined vector size

integer 4-state data type, 32-bit signed integer

time 4-state data type, 64-bit unsigned integer

 

Но и это еще не всё. За те же деньги мы даем вам вещественные типы, тип void, enum, строковые типы... :)

 

Один умный дядька сказал: "То, что можно объяснить посредством меньшего, не следует выражать посредством большего"...

[ViKo 1]

И в вашем списке почему-то нету структур.

Это называется "агрегатные типы данных" - структуры, объединения, массивы (упакованные, неупакованные, динамические). Все имеется, в нужной пропорции.

 

Один умный дядька сказал: "То, что можно объяснить посредством меньшего, не следует выражать посредством большего"...

Оккам? Уважаю. Стараюсь следовать именно этому принципу.

Но в данном случае хотелось показать всю красоту языка SystemVerilog. У меня именно такое к нему отношение - кра-со-та!

Если вы про то, что есть лишние типы - ну так все мы заложники прошлых ошибок...

[LV26 0]

Это называется "агрегатные типы данных" - структуры, объединения, массивы (упакованные, неупакованные, динамические). Все имеется, в нужной пропорции.

 

 

Оккам? Уважаю. Стараюсь следовать именно этому принципу.

Но в данном случае хотелось показать всю красоту языка SystemVerilog. У меня именно такое к нему отношение - кра-со-та!

Если вы про то, что есть лишние типы - ну так все мы заложники прошлых ошибок...

 

Еще есть достаточно забавный, но от этого не менее актуальный принцип KISS :)

[Leka 0]

Еще есть достаточно забавный, но от этого не менее актуальный принцип KISS :)

Вот. Выкинуть все описания типов, подразумевая один-единственный по-умолчанию - бесконечно-разрядный int. Пусть синтезатор выкидывает все лишнее (на практике XST вешается при разрядности >64).

[Mahagam 0]

эдак мы вспомним интерпретаторы бейсика. где все переменные были всего двух типов: числовые и строковые )

[ViKo 1]

Еще есть достаточно забавный, но от этого не менее актуальный принцип KISS

:bb-offtopic:

Иногда, общаясь на этом форуме, отвечая на чью-нибудь цитату, мне хотелось приписать под моими сообщениями фразу

"На всякого мудреца довольно простоты"

[Oldring 0]

эдак мы вспомним интерпретаторы бейсика. где все переменные были всего двух типов: числовые и строковые )

 

Можно еще вспомнить про компиляторы Фортрана, который некоторые до сих пор считают хорошим языком программирования.

А остальные - что они пройденный этап развития цивилизации.

[yes 5]

Так вы синтезируете с применением SV, или используете его только для верификации?

 

у меня восновном синтез, но так как я пользовался Verilog-mode для Xemacs-а, то особого облегчения при описании структуры/иерархии для меня в SV не было. ну а в RTL да, структуры это хорошо, со слайсами дополнительные операторы, а так вроде бы и нет отличий от V

 

к тому, что я обычно делаю, достаточно трудно применить констрейн дривен рандом верифекейшн, но сталкивался с проектами, куда это применимо и считаю мощная технология

 

кстати, отсутствие стандартизованной верификационной методологии для VHDL кагбе намекает для чего этот язык обычно используется (вернее для чего он не используется)

 

 

Плюсы же сравнивать с Паскалем нельзя просто потому, что это языки разных поколений: Паскаль - число процедурный язык, а плюсы - объектно-ориентированный. Но плюсы старательно прикрывали дыры, оставшиеся от Сей.

 

под Паскалем, я подразумеваю ООП Паскаль (Дельфи), и кстати в конце 90х это был очень популярный язык под винду из-за быстрого и хорошего компилера.

но несмотря на кривость и убогое происхождение С++, почему-то не прижилось дельфи

 

а вспомним STL, ведь это немаловажный фактор успеха С++

и темплейтную/параметризованную библиотеку OVM - есть ли что-то подобное в VHDL? нет и невозможно

 

мне кажется, что пользователей/программистов UNIX-а до недавнего времени (да может и сейчас) было гораздо меньше, чем виндовых

ну и GCC кроме С++ изначально поддерживал ADA, по-крайней мере когда я с gcc столкнулся ADA фронтэтд уже был, и по-моему используют они одну и ту же библиотеку, по крайней мере скомпилить и запустить ADA программу на UNIX машине не проблема

тем не менее ADA мало кто пользует (а это чистый VHDL Ж), адский исходник от вхдлного человек не в теме не отличит друг от друга

 

то есть я не согласен с тем что связь UNIX-C обеспечила успех С, может даже наоборот - из-за того, что UNIX был сразу на С написан обеспечило успех UNIX-у

 

На самом деле, синтаксис для языка вторичен. Первична идеология. И если в Верилоге нет никаких типов кроме битовой строки - то он совсем не плюсы против Паскаля, а Бейсик против Паскаля.

 

с этим согласен

в VHDL идеология мутная, с непонятным академическим и формалистско-бюрократическим душком (этот язык предназначался для формального описания, то есть его читать, как я понимаю, должен был хуман)

 

а Verilog создавался как практический язык верификации

в нем например есть UDP - для описания блэк боксов в виде таблицы

есть specify (это целый суб-язык) для задания задержек цепей (в VHDL это делается весьма убого посредством Vital)

есть конструкции для gate и switch моделирования (из верилог фанов, кто вспомнит, что значит rtranif0? :))

встроенная система сил драйверов - Pu0 или La1 - кто знает что это?

удобная система управления средой симуляции - тот же $monitor

все это сейчас не нужно, но в 95 годе, наверно это имело смысл

 

сейчас, когда средства синтеза поумнели, добавили структуры, более сложные конструкции (я только про синтез)

 

если основное преимущество VHDL структуры, то в SV, кроме структур, есть интерфейсы (это как бы структура с возможностью задавать по полям направление и выделять подмножества + нагрузить функциями), что позволяет абстрагировать межмодульные соединения

пока это только для верификации,

но уже почти синтезируемое, пресижен какую-то часть интерфейсов понимает, я пытался в проекте "матричного" процессора себе облегчить жизнь за счет интерфейсов, если бы не общая глючность пресижина, то получилось бы - можно создавать абстрактные коммутаторы (то есть они не знают внутренностей структур коммутируемых сигналов)

ну и т.д.

 

я рассматриваю VHDL не как Паскаль, а как COBOL - есть достаточно большой объем работоспособного кода на VHDL, поэтому отказаться от него нельзя, но если есть возможность выбора, то SV предпочтительнее. причем не только для верификации, но и для синтеза

 

спасибо за внимание :)