[inter_pro 0]

По привыкнувши - плюсы одни находишь

Очень спорный вопрос!

[MiklPolikov 0]

Помогите разобраться с соединениями между листов.

 

Хочу что бы одноимённая цепь была соединена внутри только одного листа, и не соединена с такой же цепью в другом листе. Как это сделать ?

 

1)Обозначаю цепь при помощи PORT. Что бы я ни указывал в Options > Net identifier Skope всё равно одноимённые PORT на разных листах оказываются соединены.

 

2)Делаю иерархический проект, все листы , кроме верхнего, на одном уровне.

В двух листах по несколько одноимённых PORT .

Если в Options > Net identifier Skope указать Automatic , одноимённые POTR на разных листах оказываются соединены.

Если указать Hierarchical , после компиляции ругается "Sheet contains Duplicate Ports"

[Uladzimir 80]

Очень спорный вопрос!

В части листов схемы нет. Хотя на любителя.

Но естественно есть другие более значимые спорные вопросы.

Число листов схемы-- это тьфу ( не значащий вопрос). Он определяет только чисто оформительские проблемы

 

Помогите разобраться с соединениями между листов.

 

Хочу что бы одноимённая цепь была соединена внутри только одного листа, и не соединена с такой же цепью в другом листе. Как это сделать ?

 

1)Обозначаю цепь при помощи PORT. Что бы я ни указывал в Options > Net identifier Skope всё равно одноимённые PORT на разных листах оказываются соединены.

 

2)Делаю иерархический проект, все листы , кроме верхнего, на одном уровне.

В двух листах по несколько одноимённых PORT .

Если в Options > Net identifier Skope указать Automatic , одноимённые POTR на разных листах оказываются соединены.

Если указать Hierarchical , после компиляции ругается "Sheet contains Duplicate Ports"

1. вы мало написали. Проверьте флаг Allow sheet entryts to name nets. Скорее всего он у вас стоит. Для иерархии все имена желательно присваивать только через NetLabel тогда путаницы можно избежать

2. Hy это как раз в продолжение 1. Если вы использовали для именования одинаковые NetLabel на разных листах для разных цепей-- и это можно избежать установив флаг Append sheet number to local nets

[MiklPolikov 0]

1. вы мало написали. Проверьте флаг Allow sheet entryts to name nets. Скорее всего он у вас стоит. Для иерархии все имена желательно присваивать только через NetLabel тогда путаницы можно избежать

2. Hy это как раз в продолжение 1. Если вы использовали для именования одинаковые NetLabel на разных листах для разных цепей-- и это можно избежать установив флаг Append sheet number to local nets

 

 

Снял флаг Allow sheet entryts to name nets. Всё равно одноимённые порты на разных листах соединены.

 

Хочется обозначать цепи именно портами а не через NetLabel , а то цепь питания или земли будет выглядеть не красиво.

 

У меня в одном проекте несколько разных плат . Неужели в AD не предусмотрены инструменты на этот случай ?

[Uladzimir 80]

У меня в одном проекте несколько разных плат .

А это надо?.

Для объединения плат на заготовку есть иной инструментарий

[MiklPolikov 0]

А это надо?.

Для объединения плат на заготовку есть иной инструментарий

Одно устройство состоит из нескольких плат. Логично всё объединить в один проект, хотя бы для того что бы Bild Of Materials один сгенерировать ...

[Uladzimir 80]

для того что бы в одном проекте:

1 Плата должны суммарно заполнять 1 прямоугольник

2. Layer Stack должен быть одинаков

3. все платы потом должны использоваться одновременно. Вом по отдельности ни кто делать не будет

4. решит вопросы с нормоконтролером, так как нумерация у вас будет сплошная, а требуется на каждую плату в отдельности

5. ....

 

В общем у меня есть много проектов, где есть такое объединение.

Но лучше не использовать

В начале вроде экономишь, а потом оказывается нооборот

[Michael58 2]

Одно устройство состоит из нескольких плат. Логично всё объединить в один проект, хотя бы для того что бы Bild Of Materials один сгенерировать ...

а как Вы потом будете распределять ваш BOM разным заводам, если одна плата будет делаться на одном заводе, а другая - на другом? Не лучше ли если у каждой платы BOM будет свой?

Мы в подобных случаях разводим платы по отдельности, а потом обьединяем их вместе используя Place-Embedded Board Array

[khlenar 5]

Как в Rules задать правила только для Vias?

[Uladzimir 80]

IsVia

[khlenar 5]

Спасибо.

[bsp 0]

Есть готовый проект в АД9. Нужно внести в него небольшие изменения ( в трассировку, состав элементов, размеры печатных плат ), получив таким образом чуть-чуть модернизированный вариант. Исходный проект должен остаться в неприкосновенности. Опция АД типа Variants явно не годится. Как поступают в таких случаях, в каком направлении искать?

Делать копию проекта со всеми прибамбасами и уже в нем резвиться? Или есть возможность в одном проекте это реализовать?

[Uladzimir 80]

добавьте к проекту второй PCB (копию первого).

С ним и резвитесь

[bsp 0]

Так ведь и схема чуть-чуть поменялась. Ее тоже копировать? И несколько элементов добавилось. Что там выйдет потом при компиляции и прочих делах. Похоже, придется копировать проект целиком и добавить ему индекс (1), что-бы отличать от старого.

[Uladzimir 80]

Ну так если и схема, а потом еще чегось-- тут копию проекта действительно

Вопрос был про

( в трассировку, состав элементов, размеры печатных плат )

А тут схемы каким боком. Разве что состав элементов-- так это можно и без схемы, а в перечне показать ( корпус Soic на Dip, заменить. Цоколевка не меняется, схема как была так и осталась графически не измененной)

Но если элементы не там и вообще другие-- так это другая схема,

Соответственно новый проект