[Uladzimir 96]

У меня символ подчинённого листа повторяется на главном 16 раз, и нужно соединять друг с другом выводы листов с разными номерами 10BE1-10K2 , 10BE2-10K3 , ......

Т.е. я делаю каскад из одинаковых блоков.

Убрал галочку allow sheet entries to name nets , всё равно после компиляции выдаёт сообщения

Net Element [1]: 10BE1 has multiple names (Net label 10BE1(inferred), Net Label 10K2)

 

То есть, перефразируя вопрос : Если в верхний лист вставить многократно повторяющийся подчинённый, то выводы подчинённого листа будут шиной. Что бы взять из этой шины

отдельный сигнал нужно посадить на шину Bus Entry а на Bus Entry посадить Net Label . А вот как потом эту цепь подключить к другой цепи, которая тоже как-то называется ?

Так как у вас сделано-- вы хотите 10 одинаковых блоков соединить последовательно.

Если так-- то все у вас правильно

Либо игнорируйте эти варнинги либо отключите проверку.

Последнее не рекомендую. В крайнем случае отключать , когда вся схема уже собрана, дабы похвалить самого себя "какой я хороший, и у меня нет ни одного варнинга"

 

При компиляции возникает ошибка Signal PinSignal_*1_1[0] has no driver.Она исправляется если пины элементов вместо Passive определять как Power, Input и тд. Есть ли другой способ устранения ошибки.

Есть. в настройках отключите эту проверку

 

Похожая песня была и уменя, решилось установкой Net Tie.

Здесь все тоже хорошо. И я так делал. только 2 замечания

1. Так как у ВАС на схеме--- не видно NetTie. Оно не страшно. Страшно другое. Раз стоит здесь-- то возможно еще где то стоит. а где? То есть я делал NetTie видимыми на схеме

2. Вообще задача у вас легко решается и без этого.

Следует только расположить 2 SheetSymbol c Repeat(A,1,4) и Repeat(A,5,8). Соответсвено для SheetEntry не использовать Repeat. изображение схемы при этом бы упростилась, а читаемость- повысилась.

Хотя последнее-- это субъективное мнение

[MiklPolikov 0]

Так как у вас сделано-- вы хотите 10 одинаковых блоков соединить последовательно.

Если так-- то все у вас правильно

Либо игнорируйте эти варнинги либо отключите проверку.

 

Меня не варнинги беспокоят, а то что на плату эти соединения не переносятся. На плате получается 16 блоков но они друг с другом не соединены.

 

В общем , уже решил проблему просто поставив 16 символов листа.

[Uladzimir 96]

Да все переносится.

Просто вы двух березках три ошибки сделали

 

Если не переносится как у вас на картинке-- то там у вас просто там 3 ошибки

1 Нижней 10BE[1..16] попал и на шину и на линию. Нужно только на шину

2. На линиях от SheetEntry нужно поставить NetLabel=10BE для нижнего ввода. Аналогичный и для верхнего

[Cube 0]

Подскажите как создать правило для диф пар, что бы выход из FPGA был с меньшим Gap'ом чем на всей плате.

Допусти хочу Gap под FPGA 0.1mm a при выходе из региона FPGA 0,13mm.

Пробовал сделать правило с InRegion(..) прописал координаты в милсах - не получилось правило, точнее есть 2 правила для всего проекта - 0.13 и для FPGA региона, если для всего проекта выключить то работает, но во всем проекте...

Прошу помощи, не хочется постоянно переключать правила.

[forastr 0]

Здрасте!Изучаю авторазмещение с помощью программы Cluster Placer по примерам Protel DXP.

Там написано :Далее в выпадающем списке Check Mode следует указать режим проверки правила.Режим Quick Check (быстрая роверка) не допускает наложение компонентов,на каком бы слое они ни находились,а в качестве границы компонента исполь-

зует прямоугольник, охватывающий все примитивы компонента (без учета текста).

Работаю в новой версии ADS 09. Подскажите где эти(Режим Quick Check) настройи находятся в новой версии. Запускаю автотрассировщик, он как будто каждый элемент ставит на новый слой,друг под другом((Где ошибка?

[AlexeyVoroshen 0]

Вопрос по использованию Aliases в SCH библиотеках.

 

Создаю компонент: операционник OP213FS.

В поле Comment стоит *

Добавляю Aliases к нему : OP213ES, AD823AR, LM358M....

 

Теперь в схему, из библиотеки, вставляю OP213FS.

в PCB вижу - OP213FS (в поле comment) - всё хорошо.

 

Если в схему добавить, например, AD823AR (alias от компонента OP213FS).

то в PCB вставится всё равно OP213FS - плохо!

а я хочу, что-бы на корпусе был прописан тип AD823AR.

 

Люди добрые, как это сделать, с использованием Aliases (без копирования компонентов) ?

Изменено 7 мая, 2011 пользователем AlexeyVoroshen

[Uladzimir 96]

как это сделать, с использованием Aliases (без копирования компонентов) ?

Забыть Aliases. Не для этого оно. Использовать библиотеке на основе базы данных

[_Maks 0]

1. У меня на одном листе неты с лейблом, на другом - sheet entry. Обновляю проект, ругается, что не может добавить эти самые неты. Как исправить? Хотелось бы оставить использование нет лейблов на первом листе (так удобнее). В свойствах проекта поставил Global - все равно :(

2. Как в рамках одного проекта делать две платы? Как указать на схеме какие компоненты (или лучше целый лист, он всеравно будет отдельный) импортировать в один PcbDoc, а какие в другой? Или необходимо для каждой платы создавать отдельный проект?

3. Как сделать групповую операцию сброса/обнуления unique ID и designator при дублировании куска схемы внутри проекта?

Изменено 7 мая, 2011 пользователем _Макс

[Uladzimir 96]

1. непонятен вопрос

2. для каждой платы свой проект. Исключение если они делаются на одной заготовке, имеют общую нумерацию, и будут использоваться совместно

. Но такой вариант понятен

3 Tool/convert/reset... unique

[_Maks 0]

1. Одна и та же цепь (вернее две, диф. пара). На одном листе обозначена с помощью нет лейблов. На втором листе используются sheet entry. При импорте на плату выдается ошибка, что невозможно добавить цепь. Как исправить?

[Uladzimir 96]

вот уже легче. У вас ошибка о не возможности образовать пару для дифпары?

[MiklPolikov 0]

Делаю крепёжные отверстия при помощи via . Как сделать так что бы от этих via до остального металла было 3 мм ? Создаю правило Clearence первый оьёкт ALL второй обьект InNET('no net') ,

почему-то ничего не меняется.

 

[Uladzimir 96]

Делать вообще то крепежные нужно при помощи PAD

A ДЛЯ СЛОЖНЫХ КРЕПЕЖНЫХ-лучше специальный footprint

[Bakin 0]

Делаю крепёжные отверстия при помощи via . Как сделать так что бы от этих via до остального металла было 3 мм ? Создаю правило Clearence первый оьёкт ALL второй обьект InNET('no net') ,

почему-то ничего не меняется.

Создайте класс падов, и от него задавайте Clearence

[_Maks 0]

вот уже легче. У вас ошибка о не возможности образовать пару для дифпары?

Скрин первого, второго листа и результат импорта в писиби.

Изменено 8 мая, 2011 пользователем _Макс