[VCO 0]

Кто-нибудь слышал о фирме HARRIS?

Какой цифровик не знает Harris Semiconductor (Intersil)?

Помнится, Intersil DDSы раньше делал, потом они куда-то делись.

Могу только догадываться, куда они делись, не более того...

Не могу найти подробные хар-ки синтезатора на DDS:

https://www.harris.com/solution/rf-synthesizers

Запрос делать пытались?

[rloc 43]

Какой цифровик не знает Harris Semiconductor (Intersil)?

Intersil знаю, но не работал с микросхемами.

 

Запрос делать пытались?

Похоже они занимаются кастомным дизайном и синтезаторы делают на узкий диапазон.

[Шаманъ 0]

А кто-нибудь случайно не встречал каких-нибудь замеров/исследований по шумам ФД на базе логического элемента XOR?

[rloc 43]

по шумам ФД на базе логического элемента XOR?

Они разве отличаются от шумов триггеров и простых инверторов?

[VCO 0]

Они разве отличаются от шумов триггеров и простых инверторов?

Скорее всего отличаются от инверторов в лучшую сторону. А вот от триггеров - вряд ли.

[Chenakin 12]

а тем временем Александр пишет интересную статью:

Вот эта статья в более удобоваримой форме:

 

MWJ_2017_Frequency_Synthesis.pdf

Предыстория такая. 10 лет назад Microwave Journal предложил подготовить обзор по синтезаторам и сделать прогноз, как будет развиваться это направление. И, вроде, получилось. Теперь, вот, следующий update. Многое здесь уже не раз обговаривали.

 

Ведь в конце концов, какая разница получаешь ли ты -135дБ/Гц@10к@3200МГц (как, например, Александр), или -127 дБ/Гц@10к@3100 МГц как уважаемый AFK, или -103дБ/Гц@1МГц@20 ГГц, как на фотке PLG у Андрея). Шучу

Наверное, можно и лучше. Вот ещё один пример 3.2 ГГц на старенькой ADF-ке:

 

 

Да, это сырой макет, неочищенное питание, и корреляции всё ещё продавливаются. По ощущениям полка на -140 должна вытягиваться без прожорливых хитаек.

 

Но продавливание шумов приведенных ко входу ЧФД возможно не только увеличением усиления в петле обратной связи примененными умножителями , но и способом , подсказанным noise в п. 2398. За счет фазовращателя на входе REF. Фазовую ошибку малой величины проще усилить обыкновенным усилителем напряжения до нужного уровня глубины ООС по фазе, чем применять "фазовые/угловые усилители ошибки" в виде умножителей частоты ( что дорого и тепло). Останутся лишь вопросы устойчивости. но наверное они решаемы.

С большим запозданием возвращаясь к Вашему комментарию. Идея подстройки входа REF весьма привлекательна. Но не получится ли тут опять “петля в петле”? Или Вы о feedforward варианте? Может блок-схему набросаете, чтоб не запутаться?

[Шаманъ 0]

Они разве отличаются от шумов триггеров и простых инверторов?

Т.е. имея шум делителя на частоте 10МГц порядка -165дБн/Гц@10кГц я могу ожидать того же и от ФД? Интересно, получается ФД на 74LVC86 будет на 10..15дБ лучше по шумам, чем та же ADF4002?

[khach 33]

Приглянулся один синтезатор, называется SF60. По шумам и спурам - ничего примечательного, а вот время переключения - < 1 мкс (из одного конца в другой) - не так часто в косвенном синтезе встречается.

http://gmcatalog.kratosmed.com/prodsforgro...zer-series-sf60

 

А частотный план этого синтезатора посмотреть можно? Какаой там диапазон перестройки ДДС в опоре ФД, генератор гармоник и первый смеситель похож на MSPD phase sampler. Так ли это или там полноценная схема умножителя с фильтрацией гаромник применяется и отдельным смесителем?

Вот вопрос, как спуры ДДС в опорном канале влияют на спуры синтезатора в такой блок-схеме? Происходит ли размножение пораженных точек?

 

 

[Шаманъ 0]

Вот вопрос, как спуры ДДС в опорном канале влияют на спуры синтезатора в такой блок-схеме?

Умножаются на N.

[khach 33]

Умножаются на N.

А на какой элементной базе лучше сейчас строить спурозачистную PLL для такой блок-схемы ( DDS в опоре)? Частоты ведь низкие нужны, до 200-400 Мгц макс. PLL целочисленная, на 2 или 4 умножения.

Зы. Неплохая статья по ДДС в синетезаторах http://advantex.ru/joom/component/option,c...gid,80/Itemid,/

 

[Шаманъ 0]

А на какой элементной базе лучше сейчас строить спурозачистную PLL для такой блок-схемы ( DDS в опоре)? Частоты ведь низкие нужны, до 200-400 Мгц макс. PLL целочисленная, на 2 или 4 умножения.

Тут не подскажу, поскольку использую только то, что доступно (ADF4002, ADF4106). В принципе и они подходят, но как по мне, то шумноватые они, правда требования по этой части Вы не написали. Вот в плане цены/потребления с ними все хорошо :)

[khach 33]

В последенне вермя подсел на использование ADF4360-8 и ADF4360-9 в качестве зачистных PLL. При этом внешние индуктивности стараюсь подбирать так, чтобы поддиапазоны VCO не переключались в диапазоне перестройки ДДС. П вот в качестве спуроловки реализовал свою давнюю идею крутить фурье сигнала Vtune на том же контроллере, что петлей управляет. STM32F746 справился и с фурье, и со сравненем спектра с эталоном наилучшим образом. Конечно экранировать пришлось, чтобы он своиим синтезатором клока не загадил сигнал ВЧ синтезатора.

[Шаманъ 0]

В последенне вермя подсел на использование ADF4360-8 и ADF4360-9 в качестве зачистных PLL.

Шумноваты они и ЧФД тормозной. Я как-то присматривался - для моего применения очень красивый вариант, но не с 8МГц макс. частотой ЧФД и -91дБн/Гц@10k ГУН...

[VCO 0]

А на какой элементной базе лучше сейчас строить спурозачистную PLL для такой блок-схемы ( DDS в опоре)? Частоты ведь низкие нужны, до 200-400 Мгц макс.

А шаг перестройки какой? Может проще сверху вниз спустить с помощью ДПКД, убив спуры?

[khach 33]

А шаг перестройки какой? Может проще сверху вниз спустить с помощью ДПКД, убив спуры?

Потребление лимитирует на быстрый ДДС. Скорее всего придется использовать AD9913 c 10 битами цапа. Так что требования к зачистной ФАПЧ должны коррелировать с возможностями ДДС. Можно конечно и старый AD9956 воткнуть с внешним VCO, но дороговато получается.

Если прдположение по использованию MSPD в качестве генератора гармоник и смесителя верно, какую бы цепь по ПЧ можно рекомендовать, чтобы привести сигнал к уровню, достаточному для работы микросхемы ФАПЧ типа той же ADF4002? Какой нибудь ФНЧ и усилок с дифференицальным выходом.