Digi 0 22 апреля, 2010 Опубликовано 22 апреля, 2010 · Жалоба Столкнулся с непонятным мне явлением. Отлаживал 2 железки EP1C6 EPC2LI20. Через какое то время перестала загружаться 1я плата. Видно что загрузка вроде проходит, но ничего не происходит. Начал я загружать sof в ПЛИС через JTAG, прошива грузится, но опять ничего не подает признаков жизни. Стираю EPC2, и тот же самый sof нормально загружается и работает. Через некоторое время тоже самое произошло и с другой платой. С 3й платой совсем странное это отдельная приспособа, которая прошивалась день назад, стояла работала, но в один прекрасный момент точно также стала себя вести. Т.Е. отказалась грузиться с EPC2 (Но ее больше никто не прошивал). Вообщем перешел я обратно на Q9.0 больше я таких чудес не встречал. Вот.... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 3 22 апреля, 2010 Опубликовано 22 апреля, 2010 · Жалоба Вот.... Если на выходе в проекте получается файл *.pof, значит с пакетом все в порядке. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Digi 0 23 апреля, 2010 Опубликовано 23 апреля, 2010 · Жалоба Но через некоторое врямя оно начинает так себя вести. Вроде не сильно туплю, но результат на лицо. Те же самые проекты в 9.0 до сих пор нормально работают. Разбираться с этим времени не было. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Builder 0 23 апреля, 2010 Опубликовано 23 апреля, 2010 · Жалоба Но через некоторое врямя оно начинает так себя вести. Вроде не сильно туплю, но результат на лицо. Те же самые проекты в 9.0 до сих пор нормально работают. Разбираться с этим времени не было.Может какой-то тонкий эффект из-за разной разводки? Как насчёт асинхронщины? Тут незначительного прогрева достаточно, что-б начало глючить то, что вроде вчера работало. Возможно старый квартус немного по другому развёл и просто не видно проблемного куска в проекте. Добавите что-то, переразведёте и старый квартус тоже может начать выдавать прошивки, которые не работают. Ищите в проекте что не так, а то в серии обязательно вылезет. Было когда-то, всё отладили, работает. Купили новую партию микрух и началось.... А была асинхронщина. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vitan 2 23 апреля, 2010 Опубликовано 23 апреля, 2010 · Жалоба Интересно, что-то новенькое... Может, сделать новый проект с резервным сигналом, который никак (по минимуму) не связан с другими (для исключения "асинхронщины"), и оставить "настояться"? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_Serg 0 29 апреля, 2010 Опубликовано 29 апреля, 2010 (изменено) · Жалоба EPC2 - 200 циклов стирания/записи Изменено 29 апреля, 2010 пользователем _Serg Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Digi 0 2 мая, 2010 Опубликовано 2 мая, 2010 · Жалоба Начте асинхронщины: дело не в ней. Потому что ПЛИС просто перестала грузится с EPC2. Она в бесконечном цикле загружает что-то, потом сбрасывается. И при этом через JTAG проект загрузить невозможно пока не сотрешь EPC2. По поводу 200 циклов записи, то ведь после этого проект из Q9.0 работает нормально. Вообщем странно конечно. Если бы мне что нибудь подобное рассказал, то я наверное сделал бы удивленное лицо и сказал "Не может такого быть". ;) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 3 2 мая, 2010 Опубликовано 2 мая, 2010 · Жалоба Начте асинхронщины: дело не в ней. Потому что ПЛИС просто перестала грузится с EPC2. Она в бесконечном цикле загружает что-то, потом сбрасывается. И при этом через JTAG проект загрузить невозможно пока не сотрешь EPC2. У Вас в проекте наверняка стоит галочка - перезагрузка по ошибке. Посмотрите все сигналы, отвечающие за конфигурацию и ошибку при загрузке. Хотя выбор старой и дорогой микросхемы ПЗУ странен для циклона, JTAG EPC2 не должен мешать конфигурированию FPGA по JTAG. Может быть gnd к ПЗУ оборван, схема загрузки не соответствует рекомендованной. На цепи jtag что то наводится. Чудес не бывает. Ищите, тем более что эффект не на одной плате наблюдается. ( Если conf_done и init_done ( если в проекте активизирован) в лог 1 при Вашем не рабочем состоянии, тогда проект можно смотреть) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
oleg_v_ 0 5 мая, 2010 Опубликовано 5 мая, 2010 (изменено) · Жалоба Согласен с sazh. Смотрите сигналы CLK и DATA, либо мусор какой-то на данных, либо лишний фронт на частоте, может фронты завалены и т.д. Если циклически идет процесс программирования - значит возникает ошибка во время этого процесса. Изменено 5 мая, 2010 пользователем oleg_v_ Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться