[_yes_ 0]

для платки на Латтисе (не поддерживается в готовых платформах) собрал и запустил

 

все предельно просто и вообще собирается на "ура" (для Lattice), но генератор выдает HDL код, то есть можно прикрутить к АЗИКу или какой-то ПЛИС (я правда такой не знаю), где своего софт-коре нету

 

большой плюс - процессор в открытом виде, исправить хардкоднутую память и можно использовать где угодно

 

шина Wishbone

 

---------------

 

понравилось простотой интерфейса - SOC собирается в том же эклипсе, где код и дебагер

периферии (если не считать wishbone opencores) маловато, но вобщем вариант

[Vitaliy_ARM 0]

для платки на Латтисе (не поддерживается в готовых платформах) собрал и запустил

все предельно просто и вообще собирается на "ура" (для Lattice), но генератор выдает HDL код, то есть можно прикрутить к АЗИКу или какой-то ПЛИС (я правда такой не знаю), где своего софт-коре нету

 

Какая ПЛИС? Какая реально частота ядра процессора получилась?

[_yes_ 0]

Какая ПЛИС? Какая реально частота ядра процессора получилась?

xp2-17 (grade -5)

66 (33x2)

по синтезу (STA) до 90, на 99 не лезло - не стал упорствовать

[vetal 0]

Ради эксперимента для ProAsic скомпилировал простенькую конфигурацию - 9000LE@30MHz(после разводки)

[Kuzmi4 0]

Ради эксперимента для ProAsic скомпилировал простенькую конфигурацию - 9000LE@30MHz(после разводки)

Зато есть

большой плюс - процессор в открытом виде, исправить хардкоднутую память и можно использовать где угодно

:laughing:

 

2 _yes_ - пикоблейз же никто не закрывал, с микроблейзом вроде так же :rolleyes: а ниос можно и по народному заставить работать :laughing:

[Leka 1]

Кто-нибудь встречал детальное сравнение LatticeMico32/Microblaze/Nios2 ? Чтобы можно было, например, оценить накладные расходы на вызов подпрограммы.

[Leka 1]

(Зачем хотел детальное сравнение.)

LatticeMico32/Microblaze/Nios2 не имеют аппаратного стека возвратов, поэтому при вызове вложенной подпрограммы нужно _программно_ сохранять/восстанавливать регистр адреса возврата. И последовательность инструкций выполнения подпрограммы так вроде выглядит(без учета передачи аргументов):

- изменение указателя стека

- сохранение(в стеке) адреса возврата

- переход на подпрограмму

...

- возврат из подпрограммы //инструкция в подпрограмме

- восстановление(из стека) адреса возврата

- восстановление указателя стека

В итоге call/ret оборачиваются в 6 инструкций(тактов еще больше).

Так ли это, или напутал чего?

[Ynicky 0]

Для nios2 - так.

 

Николай.

Изменено 3 октября, 2009 пользователем Ynicky

[Vitaliy_ARM 0]

xp2-17 (grade -5)

66 (33x2)

по синтезу (STA) до 90, на 99 не лезло - не стал упорствовать

 

Присматриваюсь именно на это семейство (очень хорошо, что есть защита прошивки), чтобы собрать софтовый процессор с гигабитным изернетом для

прокачки данных по UDP со скоростями до 50Мбит. С такими частотами, боюсь, этого не получить.

[_yes_ 0]

2 _yes_ - пикоблейз же никто не закрывал, с микроблейзом вроде так же :rolleyes: а ниос можно и по народному заставить работать :laughing:

 

ну а как этот микро/пикоблейз применить к АЗИКу? ну или вообще не к ксайлинсу? насколько я знаю, опенсорсные клоны микроблейза не очень хороши

у латиса (вроде бы) юзать как хочешь не запрещено в лицензии

btw: у латтиса есть и 8-ми битник - mico8

 

 

 

Присматриваюсь именно на это семейство (очень хорошо, что есть защита прошивки), чтобы собрать софтовый процессор с гигабитным изернетом для

прокачки данных по UDP со скоростями до 50Мбит. С такими частотами, боюсь, этого не получить.

 

там защита есть и не в флашлвых семействах - защита криптованием AES-128, как в стратиксах/виртексах (и вроде Альтера что-то похожее в циклон-ls хочет сделать)

 

а скорости в LF, особенно в 3-м (ECP3) будут повыше

 

XP это по-моему для экономии места/быстроты запуска и т.п., защита при некриптованой внутренней прошивки, имхо, не очень серьезная

[SM 0]

и вроде Альтера что-то похожее в циклон-ls хочет сделать

Увы и ах. Там для хранения ключа по слухам батарейка нужна.

 

защита при некриптованой внутренней прошивки, имхо, не очень серьезная

Нормальная там защита, это не спартан3ан. ИМХО AES в XP2 больше для случая загрузки снаружи без использования внутренней флеш, нежели для усиления стойкости защиты внутренней флеш.

 

В общем - ИМХО - пока альтера с ксилинксом дерутся где-то там наверху, в виртексах-стратиксах, латис всех в пух разделал внизу. В CPLD и небольших ФПГА. И циклон с трансиверами все равно врядли дотянется до ECP2M/ECP3, которые уровня аррии и с ценами этого будущего циклона... Не говоря о флешовых семействах.

[Leka 1]

Для Xilinx такое можно купить: http://www.nuhorizons.com/development/devtool.asp?board=36#

А для Lattice есть что похожее и по функциональности, и по цене?

[_yes_ 0]

Для Xilinx такое можно купить: http://www.nuhorizons.com/development/devtool.asp?board=36#

А для Lattice есть что похожее и по функциональности, и по цене?

 

для каждого семейства есть

что-то типа

http://www.latticesemi.com/products/develo...uationboard.cfm

http://www.latticesemi.com/products/develo...luationboar.cfm

 

есть для "попробовать задешево"

http://www.hardware-design.de/products.html

 

купить можно все (поставщик avnet ru), но есть все-таки некие трудности из-за малой популярности у нас

[Leka 1]

По функциональности и цене платы все-таки несопоставимы(ltc2285 vs ads7842, и тд и тп). Когда начинал, и выбирал между Altera/Lattice/Xilinx - Lattice отпал именно по причине - отсутствие привлекательных evalboard.

[Vitaliy_ARM 0]

Интересно сравнение Mico32 с CORTEX-M3. Может кто-то уже проводил?