Igont 0 15 сентября, 2009 Опубликовано 15 сентября, 2009 · Жалоба Добрый день всем. Прошу помощи. При моделировании в ModelSim до размещения на кристале (Behavioral) проект работает. При этом я могу добавлять сигналы с известными мне именами из проекта для отладки (проект на Verilog). После размещения на кристале при моделировании (Post-Fit) проект не работает. А отладится я не могу, потому, что сигналов с извесными именами уж нет в списке - сплашная муть. Например: sim:/m_m_sch_tb/UUT/\XLXI_1/DIVosc<5>_MC.Q sim:/m_m_sch_tb/UUT/\XLXI_1/DIVosc<5>_MC.D_102 sim:/m_m_sch_tb/UUT/\XLXI_1/DIVosc<5>_MC.D1_103 sim:/m_m_sch_tb/UUT/\XLXI_1/DIVosc<5>_MC.D2_104 sim:/m_m_sch_tb/UUT/\XLXI_1/DIVosc<5>_MC.D2_PT_0_105 sim:/m_m_sch_tb/UUT/\XLXI_1/DIVosc<5>_MC.D2_PT_1_106 здесь DIVosc - это бывший n-разрядный делитель. Т. е. на один разряд такая куча сигналов. Как из всего этого мне вывести DIVosc[7:0]? И еще вопрос: в чем может быть причина неработоспособности после размещения проекта? Заранее спасибо. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Kuzmi4 0 15 сентября, 2009 Опубликовано 15 сентября, 2009 · Жалоба 2 Igont - юзайте атрибут syn_keep и будет вам счастие, только зачастую это только замедляет дизайн :laughing: И еще вопрос: в чем может быть причина неработоспособности после размещения проекта? Телепаты в отпуске А глобально ответ на ваш вопрос - в неправильном описании модуля (если есть что поведенческое - тут нужно очень быть осторожным в плоскости оптимизации B) ) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Beby 8 16 сентября, 2009 Опубликовано 16 сентября, 2009 · Жалоба Уже не однократно писалось, что после Fit (или MAP + P&R) достаточно тяжело обнаружить исходные имена сигналов, что вызвано действиями оптимизаторов. В Ваше случае советую последовательно проглядеть: Synthesis Report, RTL Schematic, Technology Schematic, Fit Report. Есть шансы найти: где и что именно было заоптимизированно вусмерь. Теоретически можно из обломков типа sim:/m_m_sch_tb/UUT/\XLXI_1/DIVosc<n>_MC.Q собрать часть своего первородного сигнала и догадаться: что и почему отвалилось. Обычно, если все элементы шины благополучно пережили оптимизацию, то при моделировании эта шина присутствует и в списке линий. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Джеймс 4 16 сентября, 2009 Опубликовано 16 сентября, 2009 · Жалоба И еще вопрос: в чем может быть причина неработоспособности после размещения проекта? В проекте. Сколько у Вас, к примеру, тактовых частот используется? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться