Georgy 0 31 августа, 2006 Опубликовано 31 августа, 2006 · Жалоба Вопрос сложный, лучше пододвинь в середину - такая конструкция может оказаться антенной. Удачи! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fill 2 31 августа, 2006 Опубликовано 31 августа, 2006 · Жалоба А есть ли какая-то зависимость от того, далеко ли расположена диф. пара от края платы? У меня, например, получается , что диф. пара расположена на самом краю платы где Plane уже обрывается. опять же возмите HL и смоделируйте эту ситуацию: формируем эквивалентную схему диф. пары, в стеке убираем Plane (если это 7.7) или он расположен на расстоянии 1 дюйм от сигнальных слоев (если версии до 7.7) и смотрим в Solver результаты (они наверняка будут другими чем при наличии Plane) вот тот же пример с удаленным на 2500th слоем земли Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Survivor 0 31 августа, 2006 Опубликовано 31 августа, 2006 · Жалоба Для FR4 считается Er=3,9? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fill 2 31 августа, 2006 Опубликовано 31 августа, 2006 · Жалоба Для FR4 считается Er=3,9? на сколько я понимаю может быть от 3.9 до 4.5 например: в ките Xilinx rocketio на всех слоях 4.3 у ментора в ките DDR 3.9 между верхним и внутренним и 4.3 между внутренними Solder_Mask везде 3.5 (хотя в др. китах 3.3) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Survivor 0 31 августа, 2006 Опубликовано 31 августа, 2006 · Жалоба А толщина проводника для расчёта как задаётся если номинально указано, что 18 микрон. 18 микрон - это ведь чистая медь без ПОСа ? А допуск на толщину ПОСа ведь очень большой может быть и обычно даже не нормируется ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fill 2 31 августа, 2006 Опубликовано 31 августа, 2006 · Жалоба А толщина проводника для расчёта как задаётся если номинально указано, что 18 микрон. 18 микрон - это ведь чистая медь без ПОСа ? А допуск на толщину ПОСа ведь очень большой может быть и обычно даже не нормируется ? ну это вопрос скорее к будущему производителю платы. Проще всего скачайте sis_kit у Xilinx там есть стандартные характеристики (попытался разместить ссылку но напрямую по ней не пускают так что сами ищите в download) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Survivor 0 31 августа, 2006 Опубликовано 31 августа, 2006 (изменено) · Жалоба Какое следует делать расстояние от одного проводника одной дифпары до ближайшего проводника другой рядом расположенной дифпары чтобы исключить их взаимовлияние? Изменено 31 августа, 2006 пользователем Survivor Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fill 2 1 сентября, 2006 Опубликовано 1 сентября, 2006 · Жалоба Какое следует делать расстояние от одного проводника одной дифпары до ближайшего проводника другой рядом расположенной дифпары чтобы исключить их взаимовлияние? зависит от конкретного случая. или ищите в описании (некоторые производители микросхем создают такие описания по применению)или сами моделируйте получайте конкретные цифры Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Krys 2 4 сентября, 2006 Опубликовано 4 сентября, 2006 · Жалоба Какое следует делать расстояние от одного проводника одной дифпары до ближайшего проводника другой рядом расположенной дифпары чтобы исключить их взаимовлияние?Пожалуйста! В документе stratix2_handbook на страницах 714 и 715 (11-18 и 11-19) приведены эти правила, где написано: D = distance between two differential pair signals; W = width of a trace in a differential pair; S = distance between the trace in a differential pair; and H = dielectric height above the group plane. Use the following guidelines when using two differential pairs: ■ Keep the distance between the differential traces (S) constant over the entire trace length. ■ Ensure that D > 2S to minimize the crosstalk between the two differential pairs. ■ Place the differential traces S = 3H as they leave the device to minimize reflection noise. ■ Keep the length of the two differential traces the same to minimize the skew and phase difference. ■ Avoid using multiple vias because they can cause impedance mismatch and inductance Также полезно почитать AN 315 от этой же Альтеры, там всё написано гораздо подробнее. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dlinn 0 10 сентября, 2006 Опубликовано 10 сентября, 2006 · Жалоба Спасибо , конечно , но мне нужен расчет dual stripline (один проводник над другим) , а его в этом калькуляторе нет.. Для "Один проводник над другим" у буржуев пишут BroadSide StripLine. Если надо без внешних полигонов на ДПП 1.5мм, - я уже писал в теме http://electronix.ru/forum/index.php?s=&am...ost&p=54440 Удачи! Почему-то не прикрепляется файл 681 КБ. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться