grey 0 25 мая, 2009 Опубликовано 25 мая, 2009 · Жалоба Есть такой документ у TI: sprueq4c.pdf (TMS320DM646x DMSoC DDR2 Memory Controller User's Guide (Rev. C)). В нем на стр.39 дана табличка Table 20. DDR2 Memory Controller Registers, где описаны регистры DDR2 и даны смещения к базовому адресу для DDR2 Control Registers. Для регистра DDRPHYCR DDR PHY Control Register дано смещение E4h, для следующего за ним VTPIOCR DDR VTP IO Control Register - F0h. Разница между F0h и E4h дает нам 12(в дес системе), что при байтовой адресации для 64 процессора дает 3 регистра по 32 бита. 12*8=96. 96/32=3. В таблице указан только 1 регистр. Не подскажет ли мне кто, что еще за 2 регистра там прячутся? Подозреваю, что они идентичны DDRPHYCR, но что они там контролируют без понятия. Информации ноль. По крайней мере я не смог найти. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
SM 0 25 мая, 2009 Опубликовано 25 мая, 2009 · Жалоба По недокументированным адресам может быть что угодно, в том числе и тестовое, так сказать for internal use only. Так что лучше внимательно следить за тем, чтобы не дай бог туда ничего не записать, результат может быть щокирующим вплоть до полного ступора всего камня.... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
grey 0 26 мая, 2009 Опубликовано 26 мая, 2009 · Жалоба Я вообщем-то к этой мысли и склонялся до тех пор пока не установил набор файлов для поддержки DM6467 HD-VICP Subsystem Functional Simulator. Там оказался один гель-файл, в котором производится инициализация много чего, включая ДДР2. В нем написано следующее: #define DDRCTL1 (DDR_BASE + 0xE4) //DDR PHY Control 1 Register #define DDRCTL2 (DDR_BASE + 0xE8) //DDR PHY Control 2 Register #define DDRCTL3 (DDR_BASE + 0xEC) //DDR PHY Control 3 Register Где DDR_BASE + 0xE4 - адрес именно того описанного решистра, а упоминания об остальных 2-х, кроме этого геля нигде нету. Вот мне и стало интересно, что это еще за 2 дополнительных регистра, по объявлению похожих на первый. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
SM 0 26 мая, 2009 Опубликовано 26 мая, 2009 · Жалоба Где DDR_BASE + 0xE4 - адрес именно того описанного решистра, а упоминания об остальных 2-х, кроме этого геля нигде нету. Вот мне и стало интересно, что это еще за 2 дополнительных регистра, по объявлению похожих на первый. А у меня, например, есть EPK. Так в нем такого наобъявлено, что волосы дыбом встают :) Но это все равно не причина использовать то, что не описано в документации. Возможно это что-то, что применяется при отладке. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Asm_lock 0 19 июня, 2009 Опубликовано 19 июня, 2009 · Жалоба Вопросик есть. Как получить файл из VDSP++ 3.5 который в епромину грузить можно бы было. Знаю что файл с расширением *.LDR, аналог интеловского *.Hex. В мануалах везде про него говорится, но негде не говорится как его получить. Заранее благодарен. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться