[jojo 0]

Пользовался ISE10.1 без сервиспака с местного ФТП. Проект собирался, ПЛИС занята 90%, частота за 300 МГц.

Поставил SP3 с ФТП

- проект перестал разводиться вообще, хотя раньше собирался.

- Xplorer стал падать с ошибкой.

 

Что за ситуация у Xilinx с сервиспаками - их можно, нужно или не следует ставить?

Есть какой-то правильный промежуточный сервиспак?

 

Кстати, почему, чтобы занять 90% ресурсов, пришлось взводить флаг "Compression" в настройках Map? Без данной компрессии проект не собирается.

[jojo 0]

Хорошо, тогда такой вопрос - ISE 10 с ФТП кто-нибудь здесь использует? Какие отзывы?

[gosha 0]

Хорошо, тогда такой вопрос - ISE 10 с ФТП кто-нибудь здесь использует? Какие отзывы?

 

У нас 10.1. sp3 установлен.

10.1 update не установлен.

Все работает.

М.б. зависит от типа мелкосхемы.

Различия в log сборки обоими ise в студию.

 

Где-то читал, что занимать мелкосхему более чем кажется на 85% может привести к тому, что разводка оказажется сложным для разводчика.

Ему и пректу будет нехорошо. И этого следует избегать.

 

Под linux проект навигатор действ иногда падает при ошибках в проекте.

[Headina 0]

У меня стоит ISE 10.1 SP3, и установлен 10.1 update. Проект прекрасно собирается.

[stoker 0]

Сдается мне это сильно зависит от самой начинки проекта. Вообще такого что бы проект не мог развестить никогда не было. Было что проект собранный в 10.1 был на чипе не работоспособным. Хотя в 7.1 работал прекрасно. Разбирался в РТЛ и симуляции, нашёл что синтезатор жутко соптимизил на 20% один модуль, убрав то что недолжен был убирать. Почему он это сделал до конца не понял пришлось играться с настройками синтеза.

[jojo 0]

Отчеты P&R прилагаются.

 

Проект один, только градации разные, -1 и -2.

 

ise101nosp.txt - отчет 10.1 без SP - Все нормально.

ise103sp3.txt - отчет 10.1 с SP3 - Как это объясняется в терминах фирмы Xilinx?

 

Проект нормальный, избыточной логики нет, больших локальных разветвлений нет, все пути между регистрами состоят из 2 LUT.

 

Задача проекта - максимальная производительность, т.е. 350 МГц - лучше, чем 310, а 95% занятых ресурсов - лучше, чем 80%.

 

И что за "галка" такая в настройках MAP - "Compression"?

Без нее не связанные друг с другом ресурсы в слайсы не помещаются. Проект не собирается, т.к. надо больше слайсов, чем есть в ПЛИС. Делаем галку активной - ресурсы потеснились в слайсах, так что осталось место, но упала частота.

 

Какие есть методы сборки проектов, где под 90-100% ресурсов и максимальная частота, скажем, 333-350 МГц, градации -1 или -2?

 

Я понимаю, можно создать макрос, который будет вставляться без трассировки. Но не будет ли его непрямоугольная форма мешать укладке максимального количества макросов?

ise101nosp.txt

ise103sp3.txt

[iosifk 3]

Какие есть методы сборки проектов, где под 90-100% ресурсов и максимальная частота, скажем, 333-350 МГц, градации -1 или -2?

Если делаете настольную одноразовую игрушку, то "90-100% ресурсов " - самое то...

Но если это серийное и серьезное изделие, то учтите, что даже одна небольшая доработка, возникшая по результатам испытаний или требований по модернизации приведут к тому, что это в чип не поместится и придется тратить гораздо больше на перепайку чипа или перевыпуск платы...

[jojo 0]

Не совсем так, в корпусе FFG1136 есть ряд микросхем от LX50T до LX155T. Доработки и модернизацию мы выполним путем перехода на более дорогие микросхемы.

 

Меня волнует тенденция - ресурсы есть, а использовать их нельзя. Маркетинговый отдел с этим не согласится..

[gosha 0]

Не совсем так, в корпусе FFG1136 есть ряд микросхем от LX50T до LX155T. Доработки и модернизацию мы выполним путем перехода на более дорогие микросхемы.

 

Меня волнует тенденция - ресурсы есть, а использовать их нельзя. Маркетинговый отдел с этим не согласится..

 

А Вы все нужные sp установили?

http://www.xilinx.com/support/download/i101winsp.htm

[jojo 0]

Нет, только этот:

http://download.xilinx.com/protected/gener...10_1_03_win.exe

 

Spartan мы не используем, SX240 и TXT - тоже.

 

 

Кстати, SP1 и SP2 ставить ведь не нужно?

[tims 0]

А рекурсия не помогает?

[jojo 0]

Это какая рекурсия - multiple pass place und route?

Я уже не помню, но опять попробую.

 

Здесь речь о том, что проект без сервиспака собирался, а с паком - перестал.

 

И что за опция Mapper'a или PlaceNRouter'a (сейчас не помню) "Compression"?

 

Кроме того, появилось мнение, что все ресурсы ПЛИС Virtex 5 использовать нельзя. Оставшиеся 20-30% ресурсов вроде того памятного технологического газа, который нужен в трубе, чтобы шел транзит.

[Beby 4]

И что за опция Mapper'a или PlaceNRouter'a (сейчас не помню) "Compression"?

Что-то подсказывает мне по вышеописанному поведению implementator'а, что это наконец-таки вытащенный в графический интерфейс constraint Compression (принадлежащий к constraint Area Group).

 

Почитайте про Area Group. Думаю у Вас в проекте есть фрагменты, которые работают на небольших частотах,.. эти фрагменты проекта можно объединить в Area Group и задать им Compression = 1, тогда даже unrelated logic будет ложиться в один slice - так можно уменьшить бестолковое использование slice. Для некоторых высокоскоростных блоков Compression = 1 - заметно помогает, некоторым - вредит, посему подбирайте по фрагментно, что Вы хотите получить от системы...

 

На тему "рекурсии", возможно имелся ввиду режим работы PAR Reentrant Route. В ISE 3.x, использование этого режима давало заметный положительный эффект (иногда очень большой, иногда мелкий, но польза была).

[jojo 0]

Как я понимаю, ситуация следующая:

- микросхема занята на ~90%

- сигналы с большим разветвлением выведены на глобальные трассы (что было хорошо для одного конвейера)

- при большой занятости микросхемы в режиме Compression = 1 ISE комбинирует куски разных конвейеров так, что потом у него не хватает глобальных портов в некоторых SLICE-ах.

 

После устранения одной из причин (большого количества конвейеров или использования глобальных трасс) проект собирается.

 

Наверное, нужно использовать оттрассированные макросы и уменьшить заполнение ПЛИС.