[hobgoblin 0]

Помогите, пожалуйста, разобраться.

Есть задача подключить к параллельной немультиплексированной 32-битной шине процессора достаточное большое число устройств: 2 кристалла 16-битной SDRAM, 2 кристалла NOR FLASH, контроллер Ethernet LAN91C111 и ПЛИС CYCLONEII. Емкость нагрузки по выходу процессора = 30 пФ. Частота работы с SDRAM - в идеале хотелось бы иметь 100 МГц, с остальными устройствами скорость работы будет ниже.

Суммарная емкость входов адреса и управления для всех устройств - порядка 40 пФ (это без учета емкости проводников), так что по этим линиям, похоже надо ставить буферы (кроме входов SDRAM). А вот что делать с шиной данных, я разобраться не могу - к каждой отдельной линии будет подключено четыре вывода (по одному от FLASH, SDRAM, контролера Ethernet и ПЛИС). В отдельный момент времени активно будет только одно устройство из подключенных к отдельной линии данных. Если смотреть по токам утечки в третьем состоянии - то они не превышают 10 мкА у каждого из подключенных устройств, и тут вроде бы все нормально. Если исходить из суммарной емкости нагрузки, то непонятно, сколько она составляет для вывода в третьем состоянии. В даташитах указывается обычно только емкость входов и выходов.

[Expert 0]

Так никто не делает.

 

Надо поставить арбитра локальной шины, и через него работать со всем этим хозяйством. Арбитра реализовать на ПЛИС.

[faa 4]

Смотрите референс-дизайн от производителя процессора - там все это должно быть разрисовано. Если нет такого (референса), то посмотрите примеры на аналогичные процессоры. Или от производителей SoC, например типа EP93xx от Cirrus. Далее по аналогии, с учетом расчетов по нагрузочной способности на применяемый процессор.

[cioma 0]

Думаю, емкость пина в третьем состоянии обычно равна (или примерно) емкости входа.

 

А вообще у Вас скорее всего будет длинная линия, а потому желательно делать анализ целостности сигналов (signal integrity).

[hobgoblin 0]

Спасибо за отклик

 

Так никто не делает.

Делают, еще как. По крайней мер, на отладочных платах к разным процессорам от ADI, Freescale достаточно много всего на внешнюю шину параллельно подвешено. На платах для процессоров Blackfin ADI никаких буферов нет, хотя там висит flash и sdram, и кроме того внешняя шина заведена на коннектор через который можно подключать платы расширения (например, есть плата с двумя контроллерами LAN и USB - тоже без всяких буферов). На плате для процессора MCS8101 Freescale на внешней шине всего до беса, но там стоят буферы 16244 и 16245.

 

 

Смотрите референс-дизайн от производителя процессора. Далее по аналогии, с учетом расчетов по нагрузочной способности на применяемый процессор.

Производитель отечественный - процессор "Мультикор". :crying: Шина 32 либо 64 бита. На референс дизайне к внешней шине подключены 4 кристалла 16-битной SDRAM (64 бита данных) и два кристалла 16-битной SRAM (32 бита данных), кроме того есть коннектор для плат расширения. К сожалению, в отличие от процов ADI, для которых в даташите даны зависимости времен нарастания и спада фронтов от емкости нагрузки, в руководстве по Мультикору указана только емкость нагрузки - 30 пФ. Причем сказано что это предельное значение.

 

Думаю, емкость пина в третьем состоянии обычно равна (или примерно) емкости входа.

А вообще у Вас скорее всего будет длинная линия, а потому желательно делать анализ целостности сигналов (signal integrity).

С пакетами для анализа целостности сигналов не знаком совсем. Я вообще-то в первую очередь программист, а схемотехникой пришлось заниматься вынужденно. До этого проекты попроще были и signal integrity я не трогал. Видимо, придется :)

[cioma 0]

Только сначала уточните есть ли ibis-модель на этот мультикор, ибо если нет то и анализ si будет ровести затруднительно.