[Yuri Potapoff 0]

Наверное, это еще где-нибудь есть, но я знаком пока с Топором...

 

Других машин не видел, наши - вот такие! Большой палец болит всем показывать! (с) М. Жванецкий.

[=AK= 18]

То есть продвинутый топор найдет куда эти спейсеры втыкать?

Спейсеры - это типичная заплатка, паллиатив. Радикальное решение - это максимально эффективно использовать пространство и медь.

 

Других машин не видел, наши - вот такие! Большой палец болит всем показывать! (с) М. Жванецкий.

Посмотрев разводку той платы, которую выложил fill, в очередной раз убедился, что у ТопоР-а настоящих конкурентов все-так нет.

[Гость orthodox]

Других машин не видел, наши - вот такие! Большой палец болит всем показывать! (с) М. Жванецкий.

Антагонизм снижает чувствительность к контексту, это нормально.

Проясню в вашем стиле: других машин не видел, но уверен, что они тоже хорошие.

[vetal 0]

Посмотрев разводку той платы, которую выложил fill, в очередной раз убедился, что у ТопоР-а настоящих конкурентов все-так нет.

Человек!

[=AK= 18]

Человек!

Я не понял, что вы хотели сказать.

[vetal 0]

Я не понял, что вы хотели сказать.

Лучше всего разводит человек, а автороутеры только для простейших плат.

[avesat 0]

Посмотрев разводку той платы, которую выложил fill, в очередной раз убедился, что у ТопоР-а настоящих конкурентов все-так нет.

 

http://electronix.ru/forum/index.php?showt...37589&st=30

http://electronix.ru/forum/index.php?showtopic=32148&hl=

 

а теперь что нить похожее сделанное ТОПОР-ом, пожалуйста.

[Гость orthodox]

http://electronix.ru/forum/index.php?showt...37589&st=30

http://electronix.ru/forum/index.php?showtopic=32148&hl=

 

а теперь что нить похожее сделанное ТОПОР-ом, пожалуйста.

 

Может, вот это - хотя они и простенькие - но видно как можно уплотнить почти все в один слой(второй - земля) - это прошло испытания(EN54) 4 kV наносекунды (без ограничения времени воздействия), 4 kV микросекунды и выше 16 kV искра(от искры автоматы в лаборатории вышибало на последнем пределе, но прибор не сбивался - уходил на резервное. Раза три повторяли...)... То есть не так на скорость, как на помехоустойчивость...Собственно, у испытательных генераторов выше предела не было :( На большой плате это не отдельные куски земли, это разные земли...

 

Но после Топора я руками приводил к традиционному виду 45/90 из соображений "чтобы красивенько", то есть чтобы вертикальненько и горизонтальненько все... В Топоре эта операция выглядит так: толкаешь крайний проводник из "пучка" , пока весь пучок не прижмется к зафиксированному вертикальному или горизонтальному проводнику (зазоры оставляет, конечно...)

Так что без человека, действительно, пока никуда... :) Зато трассировал Топор сам...

 

PS проводники и зазоры большей частью 20/20 mils... То есть места хватило с запасом...

[АДИКМ 0]

я увидел приблизительно 500 точек сделанных неоптимально.

[Гость orthodox]

я увидел приблизительно 500 точек сделанных неоптимально.

Наверное, Вы правы... Мне трудно судить об этом - раз поставленная задача выполнена с запасом, то я и считаю, естественно(только для меня!), что решение соответствует поставленной задаче... Однако на меня ссылаться не стоит - с детства был туповат...

[fill 2]

Прилагаю фрагмент переписки с разработчиком HyperLynx, доктором физико-математических наук Кочиковым Игорем Викторовичем (с разрешения автора).

 

Опять в вашем стиле, масса воды и никакой конкретики. Помница вы заявляли что поддерживаете "получение объективной информации" ну так тогда и задали бы один единственный нужный конкретный вопрос:

Есть топология топора. В ней разница между показаниями быстрого и детального анализа почти 3 раза. Т.е. быстрый видит в 3 раза меньше наводок, чем показывает детальный. По выше указанной теории такого не должно быть. Почему теория расходится с практикой и как надо применять быстрый анализ в случае сложных топологий (с большим количеством не параллельных сегментов).

 

Ответ очевиден. Он виден в результатах. Более того четко сформулирован в документации. Но вы с упорством пытаетесь доказать обратное.

Изменено 9 июля, 2008 пользователем fill

[fill 2]

Не дождавщись ответа девицы, я сегодня связался с указанным разработчиком сам и сразу получил ответ. Привожу полностью мой и его текст:

 

Добрый день,

 

Мне по работе приходится работать с разными продуктами ментора, в том

числе и с HyperLynx (мы дистрибьюторы ментора). На открытом форуме

www.electronix.ru представителями топора приведены ваши цитаты в

качестве аргументов, что можно и нужно использовать Быстрый Анализ HL в

качестве показателя наличия\отсутствия превышения наводок в их

топологии. Эксперимент показал, что разница между значением Быстрого

Анализа и Детального примерно 3 раза. Т.е. Быстрый находит в три раза

меньше наводок в сложной не параллельной топологии чем Детальный.

Данные показатели совпадают и с тем что написано в документации (чем

более сложная топология тем больше ошибка Быстрого Анализа). Не могли бы

вы прокомментировать все это, а также однозначно расписать порядок

применения Быстрого Анализа в сложных топологиях с целью размещения

вашего ответа в качестве рекомендаций от непосредственного разработчика

программы. Если нужно могу прислать пример данной платы..

 

С уважением

Александр Филиппов

 

Здравствуйте, Александр.

 

Вы пишете:

"...приведены ваши цитаты в качестве аргументов, что можно и нужно использовать Быстрый Анализ HL в качестве показателя наличия\отсутствия превышения наводок в их топологии".

 

Александр, я не могу отвечать за не вполне уместное использование моих текстов. Во всяком случае, если посмотреть на цитаты "из меня", то из них ничего этого не следует. Более того, об этом (нужно ли и можно ли) меня никто и не спрашивал - если бы спрашивали, я прямо бы и ответил.

 

Я не возьмусь однозначно расписать порядок применения Быстрого Анализа в сложных топологиях хотя бы потому, что Быстрый Анализ вообще существует не для этого. Эта функция предназначена для того, чтобы привлечь внимание разработчиков к местам потенциальных проблем; предполагается, что в дальнейшем действительный характер (как и наличие и отсутствие этих проблем) будет определен в процессе моделирования наиболее "опасных" цепей.

 

Что касается трехкратного отличия, то, конечно, интересно понять причины этого. Однако пока что я очень мало знаю о проекте, в частности, и об использованных моделях устройств, так что любые рассуждения на этом этапе были бы преждевременными.

 

Я бы с интересом посмотрел на плату; если Вы хотите от меня каких-то более определенных комментариев или рекомендаций - дайте мне, пожалуйста, знать; я с удовольствием помогу чем могу.

 

Игорь

 

Плату я переслал. Так что, если надо, то будут и дальнейшие комментарии.

[=AK= 18]

Что и ожидалось, так как существует много не мение действенных, чем увеличение зазоров, методов борьбы с наводками

Например: меди меньше, проводники поуже, препрег к референсам потоньше и т.д.

Несколько цитат из AN-315: Guidelines for Designing High-Speed FPGA PCBs

 

Because wider traces reduce the resistive losses in the metal, you should use the widest trace that the design allows.

 

При увеличении ширины уменьшается волновое сопротивление. Однако волновое не может задаваться совсем уж произвольно. Для одиночного трека его не следует уменьшать менее 30 Ом и увеличивать более 70 Ом. Современная логика (такая, как AUC от TI ) заточена на 50 Ом, дифф. драйверы заточены на 100 Ом. Следовательно, невозможно одновременно увеличивать ширину треков и уменьшать толщину препрега. Более того, процитированная рекомендация фактически требует брать препрег по возможности потолще, чтобы ширину трека можно было сделать побольше.

 

Тем самым ваши "не менее действенные методы", которые сводятся к уменьшению ширины проводников и толщин препрегов, находятся в прямом противоречии с указанной рекомендацией Алтеры.

 

When possible, avoid vias and via stubs, and remove any unnecessary pads on vias because the pads create parallel plate capacitance between each other.

 

Виа для сигнала выглядит как небольшая емкость. Из-за виа возникают ненужные отражения и звоны. Так что способность ТопоР-а разводить платы с минимальным кол-вом виа очень полезна для скоростных плат.

 

To minimize impedance discontinuities on the transmission line, avoid using right-angle bends. At the bend, the effective transmission line width increases, which results in an impedance discontinuity, increasing the capacitance.

 

К сожалению, они приводят результаты только для изломов 90 градусов и 45 градусов. Однако хорошо известно, что плавные изгибы, которые обеспечивает ТопоР, дают результат лучше, чем изгибы под 45 градусов. Я думаю, что результат нетрудно предсказать: плавный изгиб треков даст такую же форму сигнала, какая показана красной линиeй, но без звона.

 

Pairs should be at least three times the trace width (3W) edge-to-edge apart from each other, which prevents crosstalk.

 

На рисунке приведен кроссток между двумя дифф. парами, разделенными промежутками 2W и 4W, где W - ширина проводника, равная 5 mils. Кроссток отличается в несколько раз, т.е. результаты похожи на те, которые приводил Жека.

[bigor 0]

Тем самым ваши "не менее действенные методы", которые сводятся к уменьшению ширины проводников и толщин препрегов, находятся в прямом противоречии с указанной рекомендацией Алтеры.

Вот Вам два скриншота.

Первый - любимый стек Евгения: проводник/зазор - 150/150мкм, толщина меди 35мкм.

Второй - который я обычно использую при проектировании HDI-плат: проводник/зазор - 100/100мкм, толщина меди 17мкм.

Оба дают расчетное значение очень близкое к рекомендованому Альтерой (и не только :) ) в 50Ом.

Так где здесь противоречие?

Привести еще расчет для наружных слоев с теми же параметрами?

Далее, по сути.

Уменьшая зазор между сигнальным слоем и опорным (меньшая толщина ядер и препрега) мы пропорционально уменьшаем кросталки. Тут, наверное никто спорить не будет.

Уменьшая ширину проводников и их толщину мы так же уменшаем перекресные помехи. С этим даже Жека согласился, проведя моделирование Гиперликсом.

Разве это не действенные методы?

[AlexN 0]

Несколько цитат из AN-315: Guidelines for Designing High-Speed FPGA PCBs

 

Because wider traces reduce the resistive losses in the metal, you should use the widest trace that the design allows.

 

При увеличении ширины уменьшается волновое сопротивление. Однако волновое не может задаваться совсем уж произвольно. Для одиночного трека его не следует уменьшать менее 30 Ом и увеличивать более 70 Ом. Современная логика (такая, как AUC от TI ) заточена на 50 Ом, дифф. драйверы заточены на 100 Ом. Следовательно, невозможно одновременно увеличивать ширину треков и уменьшать толщину препрега. Более того, процитированная рекомендация фактически требует брать препрег по возможности потолще, чтобы ширину трека можно было сделать побольше.

 

Тем самым ваши "не менее действенные методы", которые сводятся к уменьшению ширины проводников и толщин препрегов, находятся в прямом противоречии с указанной рекомендацией Алтеры.

 

When possible, avoid vias and via stubs, and remove any unnecessary pads on vias because the pads create parallel plate capacitance between each other.

 

Виа для сигнала выглядит как небольшая емкость. Из-за виа возникают ненужные отражения и звоны. Так что способность ТопоР-а разводить платы с минимальным кол-вом виа очень полезна для скоростных плат.

 

To minimize impedance discontinuities on the transmission line, avoid using right-angle bends. At the bend, the effective transmission line width increases, which results in an impedance discontinuity, increasing the capacitance.

 

К сожалению, они приводят результаты только для изломов 90 градусов и 45 градусов. Однако хорошо известно, что плавные изгибы, которые обеспечивает ТопоР, дают результат лучше, чем изгибы под 45 градусов. Я думаю, что результат нетрудно предсказать: плавный изгиб треков даст такую же форму сигнала, какая показана красной линиeй, но без звона.

 

Pairs should be at least three times the trace width (3W) edge-to-edge apart from each other, which prevents crosstalk.

 

На рисунке приведен кроссток между двумя дифф. парами, разделенными промежутками 2W и 4W, где W - ширина проводника, равная 5 mils. Кроссток отличается в несколько раз, т.е. результаты похожи на те, которые приводил Жека.

 

 

насчет потерь в меди в сигнальных (НЕ ПИТАНИЯ) трассах - это вааще круто. Не слыхал, чтобы это кто-то считал...

Может это цитатка про трассы питания?

 

 

Речь шла о том, что пержде чем бенчмарки затеивать, сначала грамотные начальные условия задать.

рассмотрим численные значения.

Жека предложил расстояние до plane - 0.25мм (6 слоев с равномерным расположением)

В этом случае для обеспечения волнового сопротивления 50 ом ширина проводника должна быть 0.45мм. - тут вам никакой топор не поможет. такими проводниками никто не водит.

А вот для несимметричного расположения слоев с толщиной до плана 0.12мм имеем уменьшение кросстолк в 4 раза и для проводника в 50 ом понадоботся ширина 0.22мм, что гораздо кашернее.

А проводник шириной 0.13мм будет иметь волновое сопротивление 64 ом, что тоже приемлимо.

что касается плавного закругления - то в expedition оно есть, с этим никто не спорил, то, что Вы написали про скругления - общеизвестно и поминать это всуе смысла нет.

 

Я вообще не противник топора. Мне наоборот тепло на душе, что наши разработчики это сделали. Но не надо остальных обгаживать, ставя некоррекные бенчмарки.