[Uladzimir 68]

Но народ упорно делает в 12-и слоях, ему главное упростить жизнь, а не сэкономить слои.

Да мне как то тоже рекомендации от "туда" прислали

Слой ничего не стоит, их количество не является определяющим.

Верхний нижний не для разводки ...

Скоро и до нас дойдет энта мода :)

[=AK= 12]

В ближайшей перспективе я думаю автоматическая трассировка будет играть еще большую роль чем сейчас.

Согласен. Сейчас примерно такое же соотношение с ручной трассировкой, какое было между ассемблерным кодом и С лет двадцать назад.

 

Ethernet говорите на 100 Мгц применили. А вот мой клиент говорит, что 1 ГГц давно ставить пора, вишь ли видеотрафик крепчает, тормоза на 100 МГц будут.

Мне видеотрафик по барабану. А вот чипов с IEEE-1588 на гигабитном Эзернете чегой-то не нашел. И найду ли хоть когда-нибудь - не знаю.

 

HS USB если не можете припомнить на мелких ARM, то даю наводку - NXP, ST

Приведите конкретные типы этих АРМов или дайте ссылки. У меня нет времени перелопачивать даташиты всех мелкоконтроллеров, которые наплодили этих две фирмы. Иначе мне придется держать вас за чайника, который ведется на слова "USB 2.0", не понимая, что USB 2.0 Full Speed означает 12 Мбит/сек

 

ZigBee, Wi-Fi смешно вам, а нам не смешно, когда дальность падает просто потому, что не учли паразитные емкости и не той толщины дороги положили.

Дык, неужто авторазводчик в том виноват?

 

А свою FPGA вы чем соединяете с процом? По I2C что ли?

По SPI

 

Или умудрились так, что проц и FPGA интенсивно не обмениваются?

Угу. Иначе нахрен нам бы FPGA сдалась. :)

[AlexandrY 3]

Так, если интересуют ARM-ы, марки, явки, адреса давайте на сахару.

Там поглядим кто ламер...

 

IEEE-1588 уважаю, но он мне тоже по барабану (пока).

 

Нахрен FPGA если не для усиления CPU, а значит и связь с FPGA должна быть как с набортной периферией.

А иначе я подозреваю, что вы не в тему юзаете FPGA

 

Я за симбиоз, всех тулсов девелопера в одном пакете.

Altium Designer forever!

 

Согласен. Сейчас примерно такое же соотношение с ручной трассировкой, какое было между ассемблерным кодом и С лет двадцать назад.

Мне видеотрафик по барабану. А вот чипов с IEEE-1588 на гигабитном Эзернете чегой-то не нашел. И найду ли хоть когда-нибудь - не знаю.

Не суйте пальцем в небо, давайте конкретные ссылки. У меня нет времени перелопачивать даташиты всех мелкоконтроллеров, которые наплодили этих две фирмы. Иначе мне придется держать вас за чайника, который ведется на слова "USB 2.0", не понимая, что USB 2.0 Full Speed означает 12 Мбит/сек

Дык, неужто авторазводчик в том виноват?

По SPI

Угу. Иначе нахрен нам бы FPGA сдалась. :)

[=AK= 12]

Так, если интересуют ARM-ы, марки, явки, адреса давайте на сахару.

Там поглядим кто ламер...

Если я гуглю на слова ARM HS USB, то первым делом я напарываюсь на сайты типа "Радио-Лоцман", где в таблице обозначено, что LPC2364FBD100...LPC2378FBD144 якобы имеют "USB 2.0 (HS) ". А когда я кликаю на приведенные там ссылки, то открываются даташиты, в которых USB неизменно обозачен как FS (Full Speed) со скоростью 12 Мбит/сек.

 

PS: Потратив некоторое время на поиски на сайте NXP, наконец-то обнаружил LPC2880/LPC2888 с настоящим HS USB. И все равно, одна дифф. пара погоды на плате не делает, нетрудно развести ее руками.

[engineer2 0]

Друзья, не ругайтесь. Сегодня - суббота, выходной день. Должно быть прекрасное настроение :).

А HS у NXP действительно есть - LPC288x, LPC3180.

[Yuri Potapoff 0]

Странно, что в Таганроге суббота выходной день.

[Эляна 0]

Хотя я и понимаю почему были показаны оценочные результаты (черный пиар однако - авось не станут разбираться в сути). Хотя тут удивляться не приходится, достаточно проследить все дискуссии затеянные скрытыми и явными членами топорной команды.

 

Обвинение слишком серьезно, чтобы оставить его без внимания. И я попытаюсь как раз разобраться в сути.

Были выложены две разводки одной и той же платы – спекктровская и топорная. Сразу оговорю, что спекктровская разводка была выложена Юрием Потаповым пару лет назад для проверки трассировочных способностей ТопоРа. (Он сомневался, что ТопоР сможет развести подобную плату). Условия разводки (толщина проводников и зазор) идентичные. В ТопоРной плате на 1714 переходов меньше и суммарная длина проводников меньше на 9.5 метров. (В первоначальном варианте длина была меньше на 12 метров, два с половиной метра добавилось после увеличения желательного зазора с 7.5 до 20 мил).

( Только не нужно сразу по обыкновению переводить стрелки на отсутствие дифпар и выравнивания. Они скоро появятся, тогда и обсудим преимущества и недостатки конкретной реализации конкретной функциональности.)

То, что на топорной плате значительно больше свободного места и величина зазоров больше – очевидно. Если длина проводников меньше, а зазоры больше, то уровень перекрестных помех меньше. Вроде бы, тоже очевидно. Однако есть люди, опровергающие даже очевидное. Они, правда, были и раньше (пример - апостол Фома).

Для того чтобы иметь дополнительные аргументы в диалогах с подобными людьми, да и понять, насколько реально снижается уровень перекрестных помех, возникло естественное желание воспользоваться разрекламированной программой HyperLinx, тем более что авторитетный человек, ее рекламировавший, утверждал, что она считает наводки в непараллельных проводниках.

Раньше, когда топорная топология содержала дуги, ее нельзя было просчитать с помощью внешних программ. Теперь есть режим any-angle трассировки отрезками прямых (без дуг).

Экспресс-расчет первого варианта (минимальный зазор – 5 мил, желательный – 7.5 мил) показал, что в топорной топологии уровень максимальной помехи в три раза ниже. Что, вообще говоря, объяснимо, поскольку длина меньше, а зазор во многих местах больше). После этого желательный зазор был увеличен до 20 мил и нажатием на ”кнопочку” были раздвинуты проводники (и переходы) в свободных местах. Следующий расчет показал значительное улучшение картины. Далее – естественное желание поделиться информацией со специалистами.

Теперь о результатах расчета.

 

 

Быстрый Анализ не является моделированием, а является алгоритмом экспертной оценки - поэтому и такие большие расхождения в результатах.

 

На то он и экспресс - Быстро ищутся параллельные сегменты и выдается суммарный отчет. Для большинства "не топорных" плат - это близко к искомому.

 

В случае с параллельной разводкой система может помочь в решении, в случае топора ее нет.

 

Ну, во-первых, расчет наводки в непараллельных проводниках показал, что что-то считается, и результаты, как я поняла из сообщения г-на Потапова, согласуются с результатами MWO. Во-вторых, Вы своими сообщениями посеяли большие сомнения в возможностях HyperLinx вообще что-то точно посчитать. Сами перечитайте, что написали. Смысл: простейшие расчеты делаются с серьезными ошибками, а доверять нужно сложному моделированию. Представьте, что Вам рассказывают, что некто, не имеющий представления об элементарной арифметике, легко берет тройные интегралы. Вы поверите? Лично я – нет.

Что касается точного моделирования выбранной Вами цепи. Ее длина в обеих топологиях примерно одинакова (в топорной – чуть меньше). Суммарная длина проводников агрессоров в топорной - чуть больше. Зазоры в топорной существенно больше (где-то в два, где-то в три раза). Вывод: в топорном варианте помеха должна быть меньше, ну, хотя бы в три-четыре раза. У Вас суммарные помехи примерно равны.

 

Так что, если уж и говорить о черном пиаре, то в отношении Вас и HyperLinx. Получилась типичная антиреклама.

Изменено 9 июня, 2008 пользователем Эляна

[avesat 0]

...

Во-вторых, Вы своими сообщениями посеяли большие сомнения в возможностях HyperLinx вообще что-то точно посчитать. Сами перечитайте, что написали. Смысл: простейшие расчеты делаются с серьезными ошибками, а доверять нужно сложному моделированию....

Ну не пишите откровенную чушь. Было лишь сказано что моделирование производилось от балды т.к некоторые даже не удосужились задать порты на плате. При этом быстрые анализы не являются показателем нормальной/ненормальной разводки ПП. Для этого необходимо использовать более сложный анализ (задать клоки, подключить модели, задать стекап платы и т.д)

 

Так что, если уж и говорить о черном пиаре, то в отношении Вас и HyperLinx. Получилась типичная антиреклама.

Кто не пользовался симуляторами раньше, а просчитывал обратные токи и кростолки для МПП в голове, тот и не будет использовать HL и сейчас, думая что он "крут"

 

PS последним предложением никого не хотел обидеть, а лишь выразил свое восхищение такими людьми :beer:

[Эляна 0]

Ну не пишите откровенную чушь. Было лишь сказано что моделирование производилось от балды т.к некоторые даже не удосужились задать порты на плате. При этом быстрые анализы не являются показателем нормальной/ненормальной разводки ПП. Для этого необходимо использовать более сложный анализ (задать клоки, подключить модели, задать стекап платы и т.д)

 

Во-первых, и для экспресс-анализа некоторые параметры задаются, тот же стекап, например.

Во-вторых, насколько я понимаю, экспресс-анализ – быстрый расчет с ЗАВЫШЕННЫМ значением помехи. Если на всех цепях кросстолки в допуске, можно дальше не моделировать. Точный анализ проводится для цепей, кросстолки в которых вышли за рамки.

[Oblivion 0]

Да мне как то тоже рекомендации от "туда" прислали

Слой ничего не стоит, их количество не является определяющим.

 

Владимир, Вы ничего не путаете? Специально запросил у коллеги, занимающейся оценкой изготовления

подготовка + e-test

8 слоев - 480$

10 слоев - 580$

 

2 слоя добавили, и на 20% увеличили цену. Так что по-хорошему, если Вы могли сделать 8 слоев, а сделали 10 - эти 100 баксов надо вычесть из Вашей зарплаты B)

[Uree 1]

Во-вторых, насколько я понимаю, экспресс-анализ – быстрый расчет с ЗАВЫШЕННЫМ значением помехи.

 

Почти наверняка - нет. Скорее всего просто используются упрощенные модели и упрощенный расчет. Не факт, что значения будут завышены.

С другой стороны конструктор(или разработчик) должны знать, что и где у них на плате и что действительно нужно проверить, а на что можно закрыть глаза. Поэтому не вижу особой необходимости проверять всю плату. Разве что чужая в руки попала, да еще и без схемы, а отвечать за ее работоспособность Вам придется, но это уже какой-то частный случай.

[=AK= 12]

Скорее всего просто используются упрощенные модели и упрощенный расчет. Не факт, что значения будут завышены.

Пока результаты расчетов не характеризованы и не верифицированны (хотя бы производителем продукта, а лучше - сторонними независимыми организациями), верить что "грубым", что "точным" расчетам можно примерно одинаково. То есть, никак. Какая хрен разница, если одни расчеты, например, дают 300% ошибки, а другие "всего" 250%?

[Uree 1]

Пока результаты расчетов не характеризованы и не верифицированны (хотя бы производителем продукта, а лучше - сторонними независимыми организациями)

 

Это как??? Я знаю три метода проверки результатов, а Вы что имеете в виду?

Можно взять документацию, в которой приведены формы сигналов полученные при моделировании с использованием модели от производителя(на быстродействующие чипы обычно есть, например на ПЛИСы) в том же Гипер Линксе:)

Можно на готовом дизайне записать получившиеся сигналы и начать диалог с производителем - только позновато это делать, не находите?

Еще можно на стадии готовности дизайна отправить его производителю на вопрос согласования, а потом, в случае проблем, можно что-то требовать - "почему на заработало как обещано в доках?!"

Вы о каком способе писали?

[=AK= 12]

а Вы что имеете в виду?

Я имею ввиду, что точность получаемых результатов должна быть как-то оговорена заранее. То есть, производитель должен был где-то написать: "При таких-то и таких-то условиях (модели производителя и пр.) точность получаемых результатов метода А будет столько-то (типично) и столько-то (в худшем случае). А если используется метод Б - то столько-то и столько-то".

 

Если этого не сделано, то результаты обоих методов имеют более-менее одинаковую ценность, и спорить о том, "какой и насколько лучше", не имеет смысла. А если это сделано, то пусть те, кто владеет инструментом, приведут соответствующие цифры, вместо того, чтобы сотрясать воздух.

[fill 2]

Во-первых, и для экспресс-анализа некоторые параметры задаются, тот же стекап, например.

Во-вторых, насколько я понимаю, экспресс-анализ – быстрый расчет с ЗАВЫШЕННЫМ значением помехи. Если на всех цепях кросстолки в допуске, можно дальше не моделировать. Точный анализ проводится для цепей, кросстолки в которых вышли за рамки.

 

1. Для начала откройте документацию и прочитайте для чего используются оба метода.

2. Попробуйте понять чем могут отличаться два метода: один за пару минут выдающий результат, а другой за несколько часов.

3. Если нет воображения - посмотрите на рисунок , запишите координаты 1000 точек для каждой кривой, а затем только 4 точек. Затем дайте кому-нибудь построить по этим точкам исходные кривые.

Как не трудно понять, для второй кривой будет сто процентное повторение как для 1000 точек, так и для 4 точек. А для первой абсолютная непохожесть для 4 точек. В этом и разница результатов оценочных алгоритмов от реального моделирования.

4. Девушка займитесь своим делом и не лезьте туда где вы абсолютный профан.