[AndreyVN 0]

Всем привет!

 

Народ, что-то в даташите не нашел, в каком режиме SPI интерфейс работает у дельа сигма АЦП'шки ADS1252 - master или slave?

 

Соответственно, как я понимаю в первом случае SCLK будет генерить ADS'ка, а во втором SCLK будет генерить процессор.

 

К стати, судя по описанию, - хороший АЦП: 24 бита, 40 кГц (19 бит), правда вся обвязка внешня: опора, clock, вход только один, стоит не дорого, 300р.

[rezident 0]

Читайте внимательно datasheet. SCLK это вход (Digital input), а не выход. К тому же интерфейс там не совсем SPI. Скорее даже совсем не SPI. Да, синхронный интерфейс, но не SPI.

[Tolyaha 1]

Народ, что-то в даташите не нашел, в каком режиме SPI интерфейс работает у дельа сигма АЦП'шки ADS1252 - master или slave?

Обратите внимание на то, что готовность преобразования он генерит импульсом по цепи передачи данных (что порой не очень удобно).

[AndreyVN 0]

Читайте внимательно datasheet. SCLK это вход (Digital input), а не выход. К тому же интерфейс там не совсем SPI. Скорее даже совсем не SPI. Да, синхронный интерфейс, но не SPI.

 

Да, действительно, не SPI. Ну и фиг с ним, будем другой ногой данные хапать. :) К стати, поскольку про частоту SCLK сказано только то, что она independently от мастер clock'а я так понимаю, единственнное условие по частоте SCLK - успеть выбрать содержимое регистра до готовности следующего цикла?

 

Обратите внимание на то, что готовность преобразования он генерит импульсом по цепи передачи данных (что порой не очень удобно).

 

Ну да, Texas Instruments предлагает этот импульс (DRDY) использовать для запроса прерывания, а пока на этом же проводе пляшут данные прерывание замаскировано обработчиком. Хотя мне это тоже не нравиться.

 

Есть еще один минус, выборки довольно трудно привязать к абсолютному времени. После спада имульса синхронизации нужно отсчитать ни много ни мало 314 +6 +6 клоков. А потом еще, наверное, выкинуть первые несколько измерений (это мои личные опасения).

Изменено 5 мая, 2008 пользователем AndreyVN

[Herz 5]

Да, действительно, не SPI. Ну и фиг с ним, будем другой ногой данные хапать. :) К стати, поскольку про частоту SCLK сказано только то, что она independently от мастер clock'а я так понимаю, единственнное условие по частоте SCLK - успеть выбрать содержимое регистра до готовности следующего цикла?

Всё правильно.

Ну да, Texas Instruments предлагает этот импульс (DRDY) использовать для запроса прерывания, а пока на этом же проводе пляшут данные прерывание замаскировано обработчиком. Хотя мне это тоже не нравиться.

 

Есть еще один минус, выборки довольно трудно привязать к абсолютному времени. После спада имульса синхронизации нужно отсчитать ни много ни мало 314 +6 +6 клоков. А потом еще, наверное, выкинуть первые несколько измерений (это мои личные опасения).

Ничего страшного нет. После синхронизации и привязки к сигналу всё идет своим чередом. Не слишком красивая реализация, но это - плата за малоножечность. У меня по 3 работают синхронно - никаких проблем.

[forever failure 0]

Про частоту SCLK, кстати, могу сказать из собственного опыта, что она должна быть равной CLK. Этот вопрос даже где-то на форуме болтается, так и нерешённый. Почему-то в даташите одно указано, а фактически - другое. Тоже хотел сделать выборку данных с частотой, независимой от CLK, но так ничо и не получилось.

[AndreyVN 0]

Про частоту SCLK, кстати, могу сказать из собственного опыта, что она должна быть равной CLK. Этот вопрос даже где-то на форуме болтается, так и нерешённый. Почему-то в даташите одно указано, а фактически - другое. Тоже хотел сделать выборку данных с частотой, независимой от CLK, но так ничо и не получилось.

 

Может у Вас со стобом что-то не так? Чуть левее, чуть правее, по фронту, по спаду...

Хотя, столь скудное описание последовательного интерфейса настораживает.

 

Так всетаки, товарищ Herz, скажите, pls, у Вас совпадают частоты сигналов SCLK и CLK?

А то мне еще не поздно на другую микруху переметнуться.

Изменено 6 мая, 2008 пользователем AndreyVN

[Herz 5]

Может у Вас со стобом что-то не так? Чуть левее, чуть правее, по фронту, по спаду...

Хотя, столь скудное описание последовательного интерфейса настораживает.

 

Так всетаки, товарищ Herz, скажите, pls, у Вас совпадают частоты сигналов SCLK и CLK?

А то мне еще не поздно на другую микруху переметнуться.

Нет, конечно. У меня это совершенно разные частоты. Тройка АЦП тактируется от внешнего генератора постоянной частотой 19200 Гц, сигнал же SCLK - поступает от контроллера и никак с первой не связан. Не помню нынешнюю скорость опроса, но я её свободно варьировал программно. "Проблема" эта давно решена :) , хотел сечас найти ту ветку - не получилось почему-то.

[forever failure 0]

Ну точно такая же схема - АЦП тактируется частотой 833.(3) кГц, а SCLK подаётся с контроллера - дык вот если длительность периода SCLK сделать меньше длительности CLK - начинает вылазить всяка ересь с выхода. Ладно, ещё попробую, раз всё таки это получается. Год назад ровно эта тема была, кстати. Правда, не знаю, почему сейчас её не найти.

[Herz 5]

Ну точно такая же схема - АЦП тактируется частотой 833.(3) кГц, а SCLK подаётся с контроллера - дык вот если длительность периода SCLK сделать меньше длительности CLK - начинает вылазить всяка ересь с выхода. Ладно, ещё попробую, раз всё таки это получается. Год назад ровно эта тема была, кстати. Правда, не знаю, почему сейчас её не найти.

Схема может быть чувствительна к фронтам клоков. Попробуйте в разрыв цепи SCLK резистор ом 100 - 150 поставить. Ну и разводка/монтаж должны быть аккуратными.

[forever failure 0]

Это всё так и есть, и резисторы по входам, и всё остальное. Ладно попозже достану этот дивайс, продолжу разбираться.

[Tolyaha 1]

Ничего страшного нет. После синхронизации и привязки к сигналу всё идет своим чередом. Не слишком красивая реализация, но это - плата за малоножечность. У меня по 3 работают синхронно - никаких проблем.

Если постоянно синхронизировать, то получаем потерю в скорости, если синхронизировать один раз (при запуске) то при наличии помех (например статические разряды) АЦП могут разбежаться во времени. Кроме того пичек от помехи вызовет ложное срабатывание прерывания (тригера) и отследить была готовность или нет очень трудно (если их кпримеру 16 штук) и экономии ног нету по сравнению с AD у них готовность тоже передается по линии данных но в отличае от TI не импульсом, а изменением логического уровня, который всегда можно проконтролировать. Вот почему я раньше сказал что иногда и не удобно.

[Herz 5]

Если постоянно синхронизировать, то получаем потерю в скорости, если синхронизировать один раз (при запуске) то при наличии помех (например статические разряды) АЦП могут разбежаться во времени.

При наличии достаточно мощных помех разбежаться может всё. :) Синхроницзировать всё время, естественно, нерационально. Для подстраховки можно делать это периодически.

Кроме того пичек от помехи вызовет ложное срабатывание прерывания (тригера) и отследить была готовность или нет очень трудно (если их кпримеру 16 штук) и экономии ног нету по сравнению с AD у них готовность тоже передается по линии данных но в отличае от TI не импульсом, а изменением логического уровня, который всегда можно проконтролировать. Вот почему я раньше сказал что иногда и не удобно.

Да не стоит драматизировать. Да, не очень удобно, но никаких таких ложных срабатываний не замечал пока. И совсем не сложно отследить готовность (даже если их 16), ведь тайминги известны и весьма стабильны.