[Rst7 5]

Так ведь 164 дороже раза в два

 

Ладно. Посмотрю как-нибудь...

[WHILE 0]

Лень, честно говоря. Есть же 164/324/644.

Дык они эта,вроде тоже до 16Мгц тока :cranky:

[Rst7 5]

Дык они эта,вроде тоже до 16Мгц тока

 

Сплошной -20AU, например

[ra3wum 0]

Ладно. Посмотрю как-нибудь...

А в чём принципиальная разница в работе данного TCP/IP на 16 МГц?

Меньше это ведь не больше B)

[Rst7 5]

А в чём принципиальная разница в работе данного TCP/IP на 16 МГц?

 

В работе TCP/IP разницы нет. В работе с PHY-уровнем - разница большая. Тут же MAC софтовый. При 20МГц имеем 8 тактов на тетраду входных/выходных, при 16 - 6.4 такта. Надо успеть принять/передать. И еще кое-какие вещи на ходу проверить, например, переполнение буфера пакета.

[ra3wum 0]

В работе TCP/IP разницы нет. В работе с PHY-уровнем - разница большая. Тут же MAC софтовый. При 20МГц имеем 8 тактов на тетраду входных/выходных, при 16 - 6.4 такта.

Не, с реалтеком я так глубоко не копал. Вам проще в этом вопросе :05:

[dimka76 52]

Вопрос к RST7.

 

А почему вы не использовали SNI вместо MII, ведь все равно 10Mbps mode используете ? Тогда бы можно было бы использовать аппаратный SPI и меньше программных расходов на прием передачу.

 

Или я нелостаточно с RTL8201 разобрался и SNI для приема/передачи не применим, а только для управления RTL используется ?

[Rst7 5]

Тогда бы можно было бы использовать аппаратный SPI и меньше программных расходов на прием передачу.

 

Как Вы себе это видите? Во-первых, RTL8201 - мастер. Как Вы предлагаете запускать SPI в режиме slave с битовой скоростью F/2 без синхронизации тактов ATMega/RTL. Ставить битовое FIFO?

 

Для управления там отдельный интерфейс. Я его не пользую, все режимы выставленны подтягивающими резисторами.

[dimka76 52]

Как Вы себе это видите? Во-первых, RTL8201 - мастер. Как Вы предлагаете запускать SPI в режиме slave с битовой скоростью F/2 без синхронизации тактов ATMega/RTL.

Почему F/2 ? Частота тактов при 10Mbps mode составляет 2.5 МГц => Fcpu/8. Это один бит. Fcpu/8/8 это один быйт. И того частота прихода байта Fcpu/64. Т.е. контроллер 64 такта может заниматься обработкой принятых данных. В отличии от ваших Fcpu/8, где фактически только приемом и может заниматься.

[Rst7 5]

Частота тактов при 10Mbps mode составляет 2.5 МГц => Fcpu/8. Это один бит.

Поплакал.

 

Считаем вместе. Скорость линка 10 МБит в секунду. Частота бит на SNI/SPI - 10МГц.

[dimka76 52]

Поплакал.

 

Считаем вместе. Скорость линка 10 МБит в секунду. Частота бит на SNI/SPI - 10МГц.

 

 

Извиняюсь. 2.5 МГц это для MII. Но даже если 10 МБит/сек SPI это Fcpu/2/8 уже 16 тактов на байт против ваших 8 на половину байта.

[Rst7 5]

16 тактов на байт против ваших 8 на половину байта.

 

Не поверите, но это одно и тоже. 16/1=8/0.5. Правда еще накладные расходы на изготовление байта из двух тетрад. Но это все мелочи. Невозможно заставить SPI у AVR работать с тактовой частотой F/2 в режиме slave с произвольным тактовым сигналом (вырожденные случаи типа самотактирования тут смысла рассматривать нет)

[dimka76 52]

теперь все ясно

[ra3wum 0]

Уважаемый Rst7, как же там продвигается дело с 16-ти мегагерцовой версией стека? ;)

[Rst7 5]

как же там продвигается дело с 16-ти мегагерцовой версией стека?

 

Не дошел ход. Обещаю в ближайшее время решить вопрос :)