SM 0 18 декабря, 2021 Опубликовано 18 декабря, 2021 · Жалоба И в догонку к цертусам. Тот же вопрос про активно продвигаемые сейчас тайваньские ПЛИС GOWIN Semiconductor - тоже вот проект есть на них, уже сделал опытные варианты конфигураций для них, микросхемы едут, и надо в обозримом будущем делать плату. Хотя бы ожидается? Может, у кого есть инсайдерская информацияя? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dr.Alex 0 18 декабря, 2021 Опубликовано 18 декабря, 2021 · Жалоба То есть, в менторе так трудно делать компонент, что нужно рассчитывать на готовое? Или я чего-то не понял? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
SM 0 19 декабря, 2021 Опубликовано 19 декабря, 2021 · Жалоба 9 hours ago, Dr.Alex said: Или я чего-то не понял? Речь про оптимизацию расположения сигналов на пинах ПЛИС (особенно больших) для удобства трассировки и о передаче потом результата оптимизации в ПЛИСовые физические констрейны. В этих программах я сразу наглядно вижу все свойства пинов ПЛИС и все её связи с другими компонентами, и понимаю, как надо переназначить сигналы без опасности перепутать типы пинов (ну там клоки, дифпары, DQS-ы с DQS-группами, и т.п.). И само переназначение делается в пару кликов, сразу показывая изменения направлений соединений. Также есть автоматическая оптимизация, которая дает очень неплохие предварительные результаты. После того, как привык к этому инструменту, работать без него кажется ужасом прошлых времён. А так-то да, сделать пачку символов по I/O банку в каждом и все это делать руками тоже можно, но не так удобно. И правила эквивалентности пинов для перестановок цепей нельзя так гибко задать (например, что "эту цепь" можно подключать к любому пину банков 2,3,4, а "ту цепь" только на пять пинов этих же банков, ибо она клок, а третью только на два пина и только банка 2, ибо VREF ) - в основном придется аккуратно в схеме переподключать все такие цепи руками в кучу итераций с заглядыванием в трассировку, и потом еще пять раз внимательно проверять, не ошибся ли. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Frederic 0 19 декабря, 2021 Опубликовано 19 декабря, 2021 · Жалоба 9 hours ago, Dr.Alex said: Или я чего-то не понял? в догонку к ответу SM IOPT сам генерит под конкретный проект символы ПЛИС (не много не по ГОСТ, но жить можно. позже можно руками их подправить), в нем проходит оптимизация разводки ПЛИС (все наглядно видно), далее передаёшь данные в DxD и далее в плату. после пары тройки итераций все красиво и соответствует CES. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться