[slava2005 0]

Не хочу плодить новую тему.

 

В этой ветке упомянуты аж три(!) контроллера SDR SDRAM (альтеровский и два с опенкоре), однако они все (!) удалены ... :maniac:

 

Может кто закачал их себе и сможет поделиться ?

[torik 0]

Чего их искать - вместе с квартусом имеются, в SOPC Buildere погляди

Еще вопрос до кучи: какие такие ужасные недостатки у готовых контроллеров памяти у той же альтеры (и т.п.) имеются, что заставляет писать свой контроллер.

Я так понимаю, это необходимо только в случае решения нетривиальных задач?

[RHnd 0]

Еще вопрос до кучи: какие такие ужасные недостатки у готовых контроллеров памяти у той же альтеры (и т.п.) имеются, что заставляет писать свой контроллер.

Я так понимаю, это необходимо только в случае решения нетривиальных задач?

Вроде того. Когда, например, вы заранее знаете особенности алгоритма чтения/записи и за счет этой априорной информации либо существенно упрощаете контроллер, либо получаете выигрыш по скорости. Ну или когда вы просто способны написать контроллер лучше имеющегося. Вроде так.

[torik 0]

Ясно :)

[Diman_ 0]

Делал свой видео контроллер на CycloneI (II, III) + SDRAM x16. Пользовал контроллер в имеющийся в составе SOPS Bilder-a. Все прекрасно работает: вывод двух слоев (в берсте) + формирование картинки (в промежутках между строками (горизонтальные вектора в берсте)). Максимальное разрешение 1280х1024, 70 Гц, 8 бит. Можно было, конечно, и свой контроллер SDR писать, но зачем ?

[torik 0]

А структуру видеоконтроллера придумали самостоятельно или основываясь на чем-то?

[Diman_ 0]

из головы согласно техзаданию.

[dxp 53]

Делал свой видео контроллер на CycloneI (II, III) + SDRAM x16. Пользовал контроллер в имеющийся в составе SOPS Bilder-a. Все прекрасно работает: вывод двух слоев (в берсте) + формирование картинки (в промежутках между строками (горизонтальные вектора в берсте)). Максимальное разрешение 1280х1024, 70 Гц, 8 бит.

Какая реально достигается скорость потока чтения/записи со SDRAM? Т.е. на какой частоте фунционирует проект? Например, на Cyclone II. И с каким грейдом это достигалось?

 

Можно было, конечно, и свой контроллер SDR писать, но зачем ?

Есть случаи, когда готовый не годится.

[Diman_ 0]

В CicleneII с восьмым спидгреем проект был работоспособен вплоть до 140 Мгц. В конечном релизе частота была снижена до 110 Мгц.

[Reanimatorr 1]

А где можно посмотреть внятные рекомендации по разводке SDR? Я правильно понял что для нее не нужно лепить кучу резисторов (по 2 на вывод, как в nios ките для ддр)?

 

А что там смотреть? в разрыв каждой линии резистор 33 Ома, и проконтролировать, чтобы длина линии клока была больше всех остальных. Ну и расположить память поближе к плис, все будет работать без проблем.

 

А на линиях данных с какой стороны резисторы-то ставить? они ж двунаправленные..

[cioma 0]

Решили реанимировать? Поддержим-с :)

Резисторы на двунаправленых линиях ставить на обоих концах

[Reanimatorr 1]

да, чет я сразу не додумался.. ) согласование-то на стороне источника, а то что на приемнике резистор никак не влияет..

Долго гугилил, развел все безобразие напрямую без согласования. Говорят работает.. )

 

Вот проектик с макеткой SDRAM и вторым цыклоном (Altium). Мож понадобится кому. Ну или мне на ошибки укажут.

 

на слое Top если что земля проводами цепляется ко всем виасам для сокращения пути обратных токов

Maketka.rar

[Reanimatorr 1]

Ну, собственно заработало.

В файле проекта нашлось пара ошибок - JTAG неправильно на разъем разведен и питалово PLL цифровое не подключено. Решается парой перемык.

 

Сделал по инструкции PLL со сдвигом фазы -3 нс, и память заработала. Больше 70 МГц не стал поднимать, ибо не нужно.

 

Собственно вопрос - является ли исполнение NIOS-ом программ критерием полной работоспособности подсистемы памяти?

короче - копать память дальше, либо забить и заняться ее дальнейшим использованием?.. (т.е. грубо оно либо работает либо нет?.. )

[vadimuzzz 0]

Собственно вопрос - является ли исполнение NIOS-ом программ критерием полной работоспособности подсистемы памяти?

короче - копать память дальше, либо забить и заняться ее дальнейшим использованием?.. (т.е. грубо оно либо работает либо нет?.. )

так что, ответ - да, прикиньте только запас по скорости (из отчета таймквеста)

[Reanimatorr 1]

vadimuzz, спасибо!

 

Осталась только одна неясность. Чип памяти - K4S281632I-UC75. В даташите написано что он 128 Мбит. Организацию использовал 16-разрядную 8Mx16, Row Address A0-A11, Column Address A0-A8 (по даташиту). А когда забивал все это в SOPC, то вышло Memory Size 8Mbytes = 4M x 16 = 64 Mbit.

...

 

Все ясно, A0-A8 это 9 столбцов, а не 8 :)

Изменено 22 сентября, 2010 пользователем Reanimator++