[prst 0]

"UPD: В качестве эксперимента можете подложить под плату кусок фольгированного текстолита - количество ошибок должно упасть."

хорошая идея, щяс ее буду пробовать...

для теста я наложил кусочек одностороннего текстолита с обоих сторон, там где дороги и на сам чип SDRAM и заземлил в 4х точках по углам каждую платку - не помогло!

пробовал прикладывать фальгу от сигаретной пачки (там ~0.15мм диэлектрика) и заземлял - тоже не помогло

выходит - 80МГц - это всетаки придел?

вывод:

все же проблемма не из за резисторов для согласования и сгладки фронтов, а больше из за волнового сопротивления самих проводников?

...значит, по логике 4 слоя должны обеспечить 133МГц, разумеется если будут правильно разведенные дороги.

...все верно?

или есть еще какието ньюансы?

 

.

[Andreas1 1]

PrSt, резисторы не зря советовали ставить именно на CLK. Попробуйте, даже если и на скопе не заметно разницы и поближе к процу..

[prst 0]

Те схемы на которые ты смотрел, сделаны на ПП от 4-х до 8 слоев :) Разницу чувствуешь? :)

нет нам не 4 и не 8.

ты попутал чуток - это 8 слоев на плате STAMPа

вот я щас ради уточнения еще раз посмотрел на плату проекта BF1 - http://blackfin.uclinux.org/gf/download/fr...1-2.1.1.pcb.pdf

там всего 2 слоя и оба слоя полностью залиты землей.

более того - согласующиз резисторов тоже нет

у меня тоже самое, и растояние меньше чем 4см дорожки(только управляющие сигналы около 5см)

но сбой же не по управлению, а по данным с SDRAM.

 

и ведь работает же этот BF1 !

и теперь как раз вопрос встает - как так?

 

.

 

 

PrSt, резисторы не зря советовали ставить именно на CLK. Попробуйте, даже если и на скопе не заметно разницы и поближе к процу..

ну да - ближе к процу - все верно

на CLK - не пробовал, щас попробую

эта дорожка кстати, самая длинная и на осциллографе наблюдается там синусоида (почти чистая) с нормальным уровнем ~3.1В

 

 

.

[aaarrr 69]

ты попутал чуток - это 8 слоев на плате STAMPа

На STAMP'е 10.

 

ну да - ближе к процу - все верно

на CLK - не пробовал, щас попробую

эта дорожка кстати, самая длинная и на осциллографе наблюдается там синусоида (почти чистая) с нормальным уровнем ~3.1В

CLK ко всему еще и самая длинная? Очень плохо.

 

А синусоиду осциллограф делает - на 3-ю гармонику CLK у него полосы не хватает.

[prst 0]

CLK ко всему еще и самая длинная? Очень плохо.

А синусоиду осциллограф делает - на 3-ю гармонику CLK у него полосы не хватает.

согласен, видимо из за осциллографа и щюпа, я не могу увидеть достоверный фронт

 

я исходил из того сосображения что это только тактовая и ее дорожка дожет быть длинее всех остальных, точнее даже лучше, потому что к моменту когда прийдет фронт такта то данные и адресу же точно установятся, тоесть как бы гарантия установленный данных.

по поводу индуктивности всей дорожки - не знаю, потому что не моделировал, но судя по всему те порядки индуктивности (гдето ~10нГн) но оказывают влияния на фронт.

 

где я тут не прав или ошибаюсь?

в принципе я могу ее отрезать и бросить проводок, но длину я всего сокращю на ~1 см, не уверен что это изменит всю картину.

 

.

[Vitaliy_ARM 0]

нет нам не 4 и не 8.

ты попутал чуток - это 8 слоев на плате STAMPа

вот я щас ради уточнения еще раз посмотрел на плату проекта BF1 - http://blackfin.uclinux.org/gf/download/fr...1-2.1.1.pcb.pdf

там всего 2 слоя и оба слоя полностью залиты землей.

более того - согласующиз резисторов тоже нет

у меня тоже самое, и растояние меньше чем 4см дорожки(только управляющие сигналы около 5см)

но сбой же не по управлению, а по данным с SDRAM.

 

и ведь работает же этот BF1 !

и теперь как раз вопрос встает - как так?

 

.

ну да - ближе к процу - все верно

на CLK - не пробовал, щас попробую

эта дорожка кстати, самая длинная и на осциллографе наблюдается там синусоида (почти чистая) с нормальным уровнем ~3.1В

.

 

Судя по картинке там все - таки 4 слоя

[aaarrr 69]

где я тут не прав или ошибаюсь?

Так как это тактовый сигнал, то на нём, соответственно, больше всего фронтов, причем быстрых. Длинная дорожка - отличная антенна. Вы не пробовали рядом с платой FM-приемник включать?

[SALOME 0]

Посмотрел, кстати, разводку на известной платке bf1-tiny там нет резисторов, так что скорее всего дело не в них. Хотя и отбрасывать сей вариант не стоит.

посмотрела ссылку (спасибо aaarrr :) ) Эта платка настолько мала (я бы сказала приятно мала:) ) и настолько многослойна, что индуктивностями и емкостями дорожек можно пренебречь.

Я Вас умоляю :) : не пренебрегайте упомянутыми резисторами при подключении скоростной SDRAM на двухслойной плате при длине дорожки более 3-х см.

ЗЫ: А Вы эту платку bf1-tiny в руках держали? Хочется услышать про нее личные впечатления...

 

там всего 2 слоя и оба слоя полностью залиты землей.

Это как :05: ?

[prst 0]

Я Вас умоляю :) : не пренебрегайте упомянутыми резисторами при подключении скоростной SDRAM на двухслойной плате при длине дорожки более 3-х см.

полностью согласен, проблема лиш в том что на текущий момент у меня нет возможности туда впаять резисторы, вот в чем проблема...

да и вчерашние экстперементы показали что резистор на 33 она не изменяет форму сигнала, и вот это какраз уже меня самого сильно удивило! если бы ктото сказал бы - сам бы не поверил!

на навой плате прийдется делать и все 4 слоя и предусмотреть резисторы, и залить по максимуму.

 

чуточку из внешнего мира информации:

я вчера расматривал 2 планки памяти на комп, на 133мГц - так вот на обоих были предусмотрены резисторы, но на одной резисторы впаяны по 0 ом, на другой 27ом. и обе нормально работают кстати 8)))

 

.

[Vitaliy_ARM 0]

полностью согласен, проблема лиш в том что на текущий момент у меня нет возможности туда впаять резисторы, вот в чем проблема...

да и вчерашние экстперементы показали что резистор на 33 она не изменяет форму сигнала, и вот это какраз уже меня самого сильно удивило! если бы ктото сказал бы - сам бы не поверил!

на навой плате прийдется делать и все 4 слоя и предусмотреть резисторы, и залить по максимуму.

 

чуточку из внешнего мира информации:

я вчера расматривал 2 планки памяти на комп, на 133мГц - так вот на обоих были предусмотрены резисторы, но на одной резисторы впаяны по 0 ом, на другой 27ом. и обе нормально работают кстати 8)))

 

.

 

Т.е. делая выводы из всего этого разговора вот этому верить нельзя? http://electronix.ru/forum/index.php?showtopic=36214

[prst 0]

Т.е. делая выводы из всего этого разговора вот этому верить нельзя? http://electronix.ru/forum/index.php?showtopic=36214

можно, но когда я писал что работает - работало, но не проводил жостких тестов.

а вот щас провели - и оказывается фигня это, а не работа...

так что 2 слоя - вариант рабочий - но не стоит надеяться на высокие скорости...

 

 

.

[Itch 0]

Сделана и работает 2х слойка на 133МГц:

http://electronix.ru/forum/index.php?s=&am...st&p=292508

Сделана, при чем, коряво - после прочтения статей из Analog Dialogue и пр. понял, что надо переразводить - на аналоговые цепи наводятся значительные шумы при интенсивной работе процессора. Но она все-таки работает, на 133МГц, при стандартных таймингах (память - IS42S16400B-7T).

Рекомендую проверить правильность всех таймингов, может какой-нибудь регистр не так поняли, и память из-за этого в принципе не может работать на больших частотах?

[aaarrr 69]

Сделана и работает 2х слойка на 133МГц

И нормально работает с исполнением кода из SDRAM? Как-то верится с трудом, если честно.

 

Рекомендую проверить правильность всех таймингов, может какой-нибудь регистр не так поняли, и память из-за этого в принципе не может работать на больших частотах?

Настройками там что-либо испортить затруднительно. Оно или будет работать, или нет.

[prst 0]

Рекомендую проверить правильность всех таймингов, может какой-нибудь регистр не так поняли, и память из-за этого в принципе не может работать на больших частотах?

искал, смотрел, разбирался в настройках U-Boot как и где инициализируется память , потом еще и напарник тоже независимо от меня искал, смотрел...

вроде бы все правильно, хоть и память чуть иная - настройки таймингов, рефрешей выставленны корректно.

Пробовали менять - не влияет, ну и не удивительно, после того какой феномен мы вообще обнаружили у этой памяти (описанно тут - http://projects.org.ua/forum.phpbb2ru/viewtopic.php?t=949) - не стоит и удивляться что смена таймингов CAS|RASни на что не повлияла.

 

.

 

 

ну да - ближе к процу - все верно

на CLK - не пробовал, щас попробую

эта дорожка кстати, самая длинная и на осциллографе наблюдается там синусоида (почти чистая) с нормальным уровнем ~3.1В

попробовал

откусил дорожку, припаял резистор возле контроллера, и проводком прямо до SDRAM

выиграл 1см - все одно не помогло, как и предпологалось...

 

 

.

[Itch 0]

И нормально работает с исполнением кода из SDRAM? Как-то верится с трудом, если честно.

Настройками там что-либо испортить затруднительно. Оно или будет работать, или нет.

Код исполнять не пробовал, т.к. с линкером толком не разобрался еще, но тест памяти нормально прогоняется (часов на 12 оставлял). Если начать уменьшать тайминги - начинают сыпаться ошибки.