[Arci0m 0]

мда. это уже не платки. :D.

 

молодцы. неплохо.

интересно посмотреть!

[doomer#gp 0]

Еще одна (evalution beta)

 

10 слоев (половина не показана)

 

Размер где-то 20х10 см, делалась исключительно как макетка для начала работы с софтом.

[[sER] 0]

люди, скрины это конечно тоже гуд, но если не жалко ложим проекты!

[Uree 1]

Да оно б может и не жалко, да нельзя:( Мне и скрины ложить нельзя, хорошо хоть фирма не на просторах СНГ и об этом ресурсе тут не знают:)

[pif68paf 0]

Проекты выкладывать низя, нарвется заказчик, фиг отобъешси ...

 

2 doomer#gp респект, как нынче молодежь выражается ...:) Долго делал?

[bullit 0]

Искусство!

Нет слов! Порой сижу целый день 10 деталек расположить, а тут...

 

Надо больше практиковаться.

[bigor 0]

Типа померяемся кто что может?:) Ок, давайте попробуем.

 

Меряются другими достоинствами :rolleyes:

А вот себя показать, критику послушать, советам внять - самое то.

В общем и я кое-что положу из прошлогодних работ, из того что, типа, морально устарело. Но опять-таки не все, по той причине что никак низя :twak: - секретность блин.

Инфа на картинке.

Сами слои (ТОР, ВОТ и плэйны) в архивах, потому как весят порядочно.

Монтаж достаточно плотный, но обошлись без слепых ПО. Плата получилась относительно дешевая.

Плюс добавлю:

- питаний 12 штук + 3 земли

- конроль импеданса по трем слоям;

- на борту имеем DDR, USB2.0, Fast Ethernet;

- диф. пары, PCI и процентов 70 разводки - во внутрених сигнальных (точнее миксовых) слоях;

- ну и прочего помелочи.

С дороботкой комплектации, досозданием либов и утряской ньюансов производства, работа заняла 34 рабочих дня.

Водил руками, т.к. спектра "легла грудью на амбразуру".

Bot.rar

Plane.rar

Top.rar

Изменено 26 января, 2008 пользователем bigor

[skripach 5]

молодцы. неплохо.

интересно посмотреть!

Угу! :)

[pif68paf 0]

Плата просто зашибись!!!

Один у меня вопрос возник. Я только что закончил платку с такой же колодкой под DDR.

Смотрю на чертёж, там после того как модуль памяти вставляется до платы 3.4 мм,

от центра модуля, а от края 1.5 мм

Не знаю, какая высота у компонента U28, но вот Y1 должен быть наверно 3 мм минимум.

Как памятюха то за компоненты не цепляется ? ;)

 

 

P.S. Прицепил верхний слой платки с 1.5 Гб трассами...TOP_SIGNAL1_LAYER1.rar

Изменено 20 февраля, 2008 пользователем fedor1989

[bigor 0]

Один у меня вопрос возник. Я только что закончил платку с такой же колодкой под DDR.

Смотрю на чертёж, там после того как модуль памяти вставляется до платы 3.4 мм,

от центра модуля, а от края 1.5 мм

Не знаю, какая высота у компонента U28, но вот Y1 должен быть наверно 3 мм минимум.

Как памятюха то за компоненты не цепляется ? ;)

Здравствуйте Федор.

SODIM DDR-конектор CON5, о котором Вы спрашиваете, имеет тип SDM6-W92V25-40A6. Даташит на него можете взять здесь DataSheet. Вкратце об теле: высота компонента 9,2мм (как выдно из маркировки), высота от поверхности устоновки до центра модуля 7,38мм. Под модулем свободно располагаются компоненты до 5мм высотой.

элемент U28 (Cyclone) имеет высоту 1,7мм мах. Кварц Х1 - 2,7мм.

Именно такой компонент забивался сознательно, для того, чтобы уменьшить площадь платы за счет более оптимального импользования "пустующих" пространств.

Теперь по Вашей платке.

Замечательная плата. Хотелось бы, если это возможно, глянуть на внутренние слои. Хотя бы сигнальные. Плюс, некоторый итерес представляет обвязка BGA34*34 (Stratix - ?).

Вопросы - куда делись шарики крайнего ряда по "левому" краю чипа? Какой тайный смысл в использовании виасов кучками по семь штук на полигонах источников? Не лучше ли их распределить более равномерно по площади полигона как можно ближе к падам конденсаторов?

Пожелания - Виасы, которые на теплоотводящих полигонах источников, возможно имеет смысл сделать чуть большего диаметра при тем же количестве. Обвязка электролитов (широко Вами используемая) как показано на рисунке "badcap.jpg" (который слева) не рекомендуется никем, особенно при наличии "скоростных" устройств на борту. Лучше использовать такую обвязку как на рисунке "goodcap.jpg" (в центре), еще лучше - как на рисунке "bestcap.jpg" (справа), но так не всегда получается.

Пока все.

С наилучшими пожеланиями

Игорь.

[pif68paf 0]

Здравствуйте, Игорь.

 

SODIM DDR-конектор CON5, о котором Вы спрашиваете, имеет тип SDM6-W92V25-40A6. Даташит на него можете взять здесь Вкратце об теле: высота компонента 9,2мм (как выдно из маркировки), высота от поверхности устоновки до центра модуля 7,38мм. Под мудулем свободно располагаются компоненты до 5мм высотой.

элемент U28 (Cyclone) имеет высоту 1,7мм мах. Кварц Х1 - 2,7мм.

Именно такой компонент забивался сознательно, для того, чтобы уменьшить площадь платы за счет более оптимального импользования "пустующих" пространств.

Ясна.

 

Теперь по Вашей платке.

Замечательная плата. Хотелось бы, если это возможно, глянуть на внутренние слои. Хотя бы сигнальные. Плюс, некоторый итерес представляет обвязка BGA34*34 (Stratix - ?).

 

Virtex-5, прицепил нижний слой, и внутренний сигнальный.

Инфа некоторая. Мин трасса. 0.127, отверстие 0.2, слоев 8, 4 сигнальных, 2 порезанных питания, 2 земли. Всего типов питаний 14.

 

Вопросы - куда делись шарики крайнего ряда по "левому" краю чипа?

 

А их на теле нетуть, см. даташит :)

 

Какой тайный смысл в использовании виасов кучками по семь штук на полигонах источников? Не лучше ли их распределить более равномерно по площади полигона как можно ближе к падам конденсаторов?

 

Возможно и лучше, но так написано в ТЗ.

 

Пожелания - Виасы, которые на теплоотводящих полигонах источников, возможно имеет смысл сделать чуть большего диаметра при тем же количестве. Обвязка электролитов (широко Вами используемая) как показано на рисунке "badcap.jpg" (который слева) не рекомендуется никем, особенно при наличии "скоростных" устройств на борту. Лучше использовать такую обвязку как на рисунке "goodcap.jpg" (в центре), еще лучше - как на рисунке "bestcap.jpg" (справа), но так не всегда получается.

 

Я видел эти картинки и раньше, спасибо. Для низкочастотных электролитов это не очень важно.

У скоростных интерфейсов сделан переход в пин.

 

Пока все.

С наилучшими пожеланиями

 

И Вам удачи, спасибо за "свежий взгляд"

С наилучшими пожеланиями,

 

Алексей

BTM_SIGNAL4_LAYER8.rar

SIGNAL2_LAYER3.rar

[bigor 0]

Вечер добрый Алексей .

.. прицепил нижний слой, и внутренний сигнальный.

Спасибо. :a14: Посмотрел.

На сигнальных слоях невысокий процент заполнения медью. Точнее наблюдается неравномерность заполнения. Технологи обычно не любят подобного на МПП с контролем импеданса - сложнее обеспечить повторяемость размеров геометрии рисунка в разных участках платы. Хотя все зависит от грамотности технолога и используемого техпроцесса.

Обратите внимание - не все апертуры считались корректно. Смотрите присоединенные рисунки (Dcode D23-D29). Я так понял что это пады конденсаторов обвъязки сар0402?

По габариту ограничений не было?

Инфа некоторая. Мин трасса. 0.127, отверстие 0.2, слоев 8, 4 сигнальных, 2 порезанных питания, 2 земли. Всего типов питаний 14.

По геометрии рисунка и по отверстиям было понятно из гербера.

Стек бы слоев посмотреть, если можно. Желательно с указанием типов используемых материалов.

Virtex-5 ... А их на теле нетуть, см. даташит :)

Зверь

Возможно и лучше, но так написано в ТЗ.

Тут, как говорится, жираф большой - ему видней :) . Главное что бы ТЗ было в письменном виде - будет на что сослаться.

Я видел эти картинки и раньше, спасибо. Для низкочастотных электролитов это не очень важно.

Я так не думаю (ИМХО) :laughing:

У скоростных интерфейсов сделан переход в пин.

И что на это сказали монтажники - пинали не шибко?

И еще камешек в ту же сторону - углы падов элементов лучше делать заокругленными. Значительно уменьшантся количество брака при нанесении пасты и при монтаже.

Кроме того, ходят упорные слухи, что на ВЧ не скругленные углы компонентов несколько "фонят" .

Пока все.

С наилучшими пожеланиями

Игорь.

[pif68paf 0]

Привет Игорь, спасибо за ОТК :a14:

 

На сигнальных слоях невысокий процент заполнения медью. Точнее наблюдается неравномерность заполнения. Технологи обычно не любят подобного на МПП с контролем импеданса - сложнее обеспечить повторяемость размеров геометрии рисунка в разных участках платы. Хотя все зависит от грамотности технолога и используемого техпроцесса.

 

Наверно, "вообще" это верно, но конкретно в этой плате там где идут трассы с контролем импеданса, все нормально. Условия однородные. Под "rocket" слой земли. Можно было залить землей на сигнальных пространство слева, но не залил ... Нереференсное питание на слоях питания тоже не стал там подливать. Платы заказываем у проверенного поставщика, т.ч. сделают хорошо.

 

Обратите внимание - не все апертуры считались корректно. Смотрите присоединенные рисунки (Dcode D23-D29). Я так понял что это пады конденсаторов обвъязки сар0402? 
По габариту ограничений не было?

 

Про аппертуры перестал думать, как перешел на Expedition и на 274-X. У меня все читается без ошибок, на двух гербер-вьюверах, и CAM 350 тож молчит. Когда работал на Board Station, для 274-D делал таблицу апертур, мин. аппертуру задавал и т.д.

Мин. конденсатор 0402, используем постоянно для объвязки под BGA c шагом 1 мм. Углы у подстеков подрезаем, что б зазор сделать поболе. Паяется без проблем.

 

По геометрии рисунка и по отверстиям было понятно из гербера. 
Стек бы слоев посмотреть, если можно. Желательно с указанием типов используемых материалов.

 

Стекап прицепил.

Мы отдаем платы на стороннее производство. Сами подготавку к производству не делаем. Панели, купоны делают там же. Чего у них хлеб то отбирать? И так есть чем заняться :beer:

Я рассчитываю волновое, толщины диэлектриков и препрегов задаю. А такой вот как у Вас на рисунке подробный stakup делаю крайне редко, когда заказываею не там где всегда, и если без ентого никак.

 

И что на это сказали монтажники - пинали не шибко?

 

Без проблем паяем платы с переходом в край пина, и даже в центр BGA пина.

 

И еще камешек в ту же сторону - углы падов элементов лучше делать заокругленными. Значительно уменьшантся количество брака при нанесении пасты и при монтаже.

 

С этим спорить не стану, но как то так исторически сложилось, что библиотеки которые были у нас в основе, были без скруглений (Italtel с нами поделился). Сами мы делаем футпринты по рекомендациям конкретного производителя, где тоже редко встретишь требование закруглить. Вообще говоря никогда нас технологи не просили "скруглить". Да и плат я насмотрелся забугорных при получении рабочих материалов, и тоже скругления не являются обязательными. Я бы отнес это больше к стилю проектирования, и исходным библиотекам, которыми пользуются дизайнеры, а не к проблемам технологическим. ИХМО.

 

Кроме того, ходят упорные слухи, что на ВЧ не скругленные углы компонентов несколько "фонят"

 

"Ходють слухи будто все подорожает, абсолютно, а особенно трусы и алкоголь" ?

Как пел В.С. Высоцкий. Этим слухам верю.

 

Ну а трассики то я все скруглил аккуратно, длинны выровнял, волновое посчитал. Перед тем прочитал все что Xilinx рекомендует по поводу"rocket", переходов, исключений и т.д. Там есть поважнее требования, чем скругления углов, хотя наверно, не повредило бы.

 

 

Пока все.
С наилучшими пожеланиями
Игорь.

 

И Вам спасибо.

С уважением,

Алексей

[pif68paf 0]

А вот и платка готовенькая. Теперь паять ...

[bigor 0]

А вот и платка готовенькая. Теперь паять ...

Шикарно :a14: .

Сколько этот девайс в атмосферу рассеивает, интересно ;) .