[darkniisiis 0]

Подскажите пожалуйста, как организовать событие по спаду импульса(по заднему фронту).

Если по переднему фронту, например if clk'event and clk='1' ,то как организовать подобное по спаду фронта?

Изменено 3 октября, 2007 пользователем darkniisiis

[tyro 0]

Подскажите пожалуйста, как организовать событие по спаду импульса(по заднему фронту).

Если по переднему фронту, например if clk'event and clk='1' ,то как организовать подобное по спаду фронта?

if clk'event and clk='0'

[andrew_b 15]

Подскажите пожалуйста, как организовать событие по спаду импульса(по заднему фронту).

Если по переднему фронту, например if clk'event and clk='1' ,то как организовать подобное по спаду фронта?

Пользуйтесь стандартными функциями. Их названия говорят сами за себя:

rising_edge - восходящий (передний) фронт, falling_edge - спадающий (задний) фронт.

[Vadim 0]

Пользуйтесь стандартными функциями. Их названия говорят сами за себя:

rising_edge - восходящий (передний) фронт, falling_edge - спадающий (задний) фронт.

А чем плох первый способ? Спрашиваю исключительно в целях самообразования.

[Epikur 0]

Vadim

Тем, что букоф больше.

[Vadim 0]

Vadim

Тем, что букоф больше.

Привет земляку :)

Не поленился, посмотрел PACKAGE std_logic_1164, и сделал вывод - стандартная функция возвращает TRUE при переходе из '0' в '1' или наоборот, а в первом случае возвращается TRUE при переходе любого значения в '0' или в '1', что не есть гуд.

[tyro 0]

Привет земляку :)

Не поленился, посмотрел PACKAGE std_logic_1164, и сделал вывод - стандартная функция возвращает TRUE при переходе из '0' в '1' или наоборот, а в первом случае возвращается TRUE при переходе любого значения в '0' или в '1', что не есть гуд.

Ага! Но там еще and clk='0' :)

[Vadim 0]

Ага! Но там еще and clk='0' :)

И что? :07: Сигнал, например, переходит из 'U' в '0' - чем не событие? Мы это дело отлавливаем. А оно нам надо? :)

[Kopart 0]

И что? :07: Сигнал, например, переходит из 'U' в '0' - чем не событие? Мы это дело отлавливаем. А оно нам надо? :)

Может в разных симуляторах и есть отличия поведения при таких не "стандартных" переход условиях (хотя сомневаюсь). Но вот для синтезатора это полностью эквивалентные конструкции.

[KostyanPro 0]

Попробую еще предложить альтернативный способ.

Задаем

clk_not<=NOT CLK

А спад уже фиксируем следующим способом

if (rising_edge(clk_not))

На мой взгляд это облегчает чтения кода, когда все события становятся по фронту. Хотя IMHO

[Kopart 0]

Попробую еще предложить альтернативный способ.

Задаем

clk_not<=NOT CLK

А спад уже фиксируем следующим способом

if (rising_edge(clk_not))

На мой взгляд это облегчает чтения кода, когда все события становятся по фронту. Хотя IMHO

Так синтезатор может неявно сделать новый сигнал (not CLK) и подать его на тактовый вход. А это называется еще один тактовый домен...

[tyro 0]

И что? :07: Сигнал, например, переходит из 'U' в '0' - чем не событие? Мы это дело отлавливаем. А оно нам надо? :)

Незнаю, надо ли Вам. :)

Но Xilinx и Altera в своих пакетах ISE и Quartus соответственно в своих примерах примитивов и т.д. приводят именно эту конструкцию.

[rv3dll 0]

если проект полностью синхронный Лучше не пользоваться разными фронтами!

[tyro 0]

если проект полностью синхронный Лучше не пользоваться разными фронтами!

Вы имеете в виду их не выделять?

[Kopart 0]

если проект полностью синхронный Лучше не пользоваться разными фронтами!

Хе. И как же тогда работает полностью синхронный контроллер памяти DDR? :smile3009: