[CD_Eater 0]

Да, раньше на экспорт были разрешены только криптосистемы с не более чем 40-битными ключами. Не знаю, как сейчас обстоит дело с 56-битным DES. Возможно, уже разрешили.

Кстати, как наличие этих криптофункций отразится на цене чипа? Это было бы желательным расширением периферии, только если оно на халяву...

Изменено 20 сентября, 2007 пользователем CD_Eater

[mse 0]

Ну а теперь правда.

Если стремимся к минимальной interrupt latency, то используем FIQ а не IRQ.

...

Так как Вы "получили" 2mks? Чего Вы там говорите добились на 20MHz контроллере, пусть и с всего 4-5 тактами latency, но и с десятком тактов затрачиваемых на сохранение регистров в стеке? А?

Я сам такой умный, но не могу пользовать ФИКу. Оно совмещено с РХ ССИ. И там у меня висит АЦП. А что получил, так то факт. М48 точно так-же всё обстукивает программно, как щас стчит 7S32 и ни в какие прерывания не входит, ессно. Просто 32 щас гораздо больше времени тратит на околачивание, по сравнению с.

Очень хотелось аналоговую часть частично впихнуть внутрь. Но, видать, малой кровью не выйдет. ;О) Не все иогурты таво...

[zltigo 0]

Я сам такой умный, но не могу пользовать ФИКу

Вам следовало для начала просто посмотреть, на сколько тактов IRQ медленее FIQ, прежде, чем этим пытаться мотивировать "достигнутый" результат.

Не все иогурты таво...

Разумеется! Отдельные повара из любых ингридиентов способны легко приготовить блюдо которое "таво...".

 

даташиты на одну из веток XMega, а именно на A1

Меня прежде всего привлекла навеска больших объемов внешней памяти - в сочетании с кучей байтовых последовательных интерфейсов посматривается неплохая заявка на использование в системах сбора информации. При этом, ввиду восьмибитовости, достаточно компактный 100 ногий корпус и приличные мегагерцы. Остается открытым только вопрос, сколько денюжек, сверх обусловленных функциональностью, захотят снять с пользователей "за фирму".

[mse 0]

Вам следовало для начала просто посмотреть, на сколько тактов IRQ медленее FIQ, прежде, чем этим пытаться мотивировать "достигнутый" результат.

 

Разумеется, отдельные повара из любых ингридиентов способны легко приготовить блюдо которое "таво...".

Переживу, благо ингридиентов щас достаточно, да и старушка м48 пока пыхтит.

[bodja74 0]

ну дык и сколько тактов мин/мах у Вас получилось ?

zltigo уже вроде привел расчеты, 60Мгц АРМ оказался вполне конкурентноспособен

по сравнению с AVR на 20Мгц. :)

Я это написал ,в первый двух строчках,в первом посте ,к которуму вы придрались.

хороший конечно пример, тока ни о чем...

В ХОРОШЕМ прерывании вобще по возможности нужно без вычислений стараться обходится.

Ну покажите класс ,как можно без вычислений сделать TWI-master-slave как положено с проверкой статуса и решением что делать дальше или хотя бы USART с простейшим буффером.

Речь все-таки шла не о тупом ногодрыганье,

прикинте сколько тактов min/max пройдет у арм от прерывания на INT и реакцией

в прерывании с выдачей чего-нить в порт.

Ну так я же выше и дал пример с прерываниями,там первая команда идет дерганьем портом :)

В АРМ в прерывании не нужно сохранять регистры и SREG ,как у АВР.

Кстати, Вы смотрели на осциле с какой частотой меандр получается на ножке проца

при такой последовательности (STR, STR...) ?

Что ,невериться :) Или думаете осциллографа с такой полосой нет :)

На самом деле периферийная шина VPB может работать на тойже тактовой ,что и шина AHB,тоесть на 60Мгц,периферийные устройства LPC это позволяют.По умолчанию она стоит 1\4 ,вот народ и чешет репу ,чего так медленно :)

[firework 0]

XMEGA. Наконец-то появилась трехуровневая система приоритетов прерываний. :)

[defunct 0]

Ну так я же выше и дал пример с прерываниями,там первая команда идет дерганьем портом :)

В АРМ в прерывании не нужно сохранять регистры и SREG ,как у АВР.

Драсти. SREG не надо, но некоторые регистры надо обязательно.

R0/R1/R2 из вашего примера относятся к регистрам из общей коробочки и их надо сохранять.

Только в FIQ имеется возможность сразу пользовать с R8 по R12, но многие компиляторы эту возможность игнорируют.

 

Ногодрыганье не только более предсказуемое чем в АРМ'е, но также и более мощное, e.g. с ножки AVRки можно запитать ARM. :)

[bodja74 0]

Драсти. SREG не надо, но некоторые регистры надо обязательно.

R0/R1/R2 из вашего примера относятся к регистрам из общей коробочки и их надо сохранять.

Только в FIQ имеется возможность сразу пользовать с R8 по R12, но многие компиляторы эту возможность игнорируют.

Ну перегнул палку :)

В общем я имел ввиду конструкцию типа

1 сохранить регистр в стеке

2 загрузить в этот регистр SREG

3 опять сохранить в стеке

Ногодрыганье не только более предсказуемое чем в АРМ'е, но также и более мощное, e.g. с ножки AVRки можно запитать ARM. :)

Спору нет ,важнее будет мощность портов чем скорость ядра ,будем продолжать юзать АВР,что и успешно делается :)

[lvitaly 0]

Вот еще немного о семействе AVR XMEGA A

См. приложенные файлы

[defunct 0]

Эх еще б и RAM'а cделали минимум 32KB, а то 12-bit 2MSPS складывать в 2kb RAM'a просто смешно.

[lvitaly 0]

Эх еще б и RAM'а cделали минимум 32KB, а то 12-bit 2MSPS складывать в 2kb RAM'a просто смешно.

Тут пути как раз есть

Можно подвесить на внешнюю шину RAM или SDRAM, и гнать при помощи DMA

Но вот непонятно - что с этими 12-бит 2MSPS накопленными данными при

помощи CPU 8-бит 32 МГц делать?

[mse 0]

Тут пути как раз есть

Можно подвесить на внешнюю шину RAM или SDRAM, и гнать при помощи DMA

Но вот непонятно - что с этими 12-бит 2MSPS накопленными данными при

помощи CPU 8-бит 32 МГц делать?

Да наделать-то можно. Насосал через ДМА и обстукивай неспеша...вольтметрия какая-нить дохлая, тру РМС чего-нить с малым дин.диап, например. Тут проблема больше в полосе пропускания УВХ.

А так, не очень тяжёлую обработку можно и в АВРе реализовать. Тем более, если 32мипса. Другое дело, что сюда просится уже сопроцессор ДСПовый. Шоб микро-ОМАР какой, типа, получился. ;О). И будут ветки как ПИК24 и ДСПИК. Реализовать его достаточно просто, видать, маркетинговый отдел пока отмашку не дал. ;О)

[SapegoAL 0]

А видали фишку - EEPROM в общем адресном пространстве. :)

Страничный доступ опять таки. Тоже фишка не плохая.

 

А по поводу АЦП - всё равно никто оцифровку на нём делать не будет. 12 бит не бог весть что, да и производительности не хватит.

[WHILE 0]

А по поводу АЦП - всё равно никто оцифровку на нём делать не будет. 12 бит не бог весть что, да и производительности не хватит.

Ну это для кого как.2MSPS 12 бит да еще с возможностью переключаемого коэф.усиления до 64-для

меня это более чем достаточно.