[mohny 0]

Хотелось бы узнать компетентные ответы на следующие вопросы:

1.Есть плата на которой расположена ПЛИС(Spartan 3) выводы которой соеденены с несколькими устройствами посредством разных интерфейсов. На ПЛИС возлагается задача по взаимодействию с этими устройствами. Вопрос:Если на начальном этапе проекта написан код только для одного из устройств(задействованы лишь те выводы ПЛИС которые непосредственно реализуют интерфейс с этим устройством), что делать с теми выводами ПЛИС которые предназначены для других устройств на плате,но для которых нет на данный момент функционала в коде?Может их вообще не описывать в проекте или описать и перевести выводы в Z состояние входы оставить нетронутыми предварительно описав в UCF файле уровень сигнала на них?

2.Что понимается под словосочетанием "рабочая частота проекта"?Если проект состоит из нескольких независимо работающих модулей в одном из которых может оказаться логики больше чем в остальных,значит в том где ее меньше вероятнее будет работать быстрее,верно?

3.Где можно найти информацию по оптимизации проета на ПЛИС для плучения большей частоты проета?

[Doka 4]

1. достаточно для неиспользуемых IO указать атрибут PULLUP / PULLDOWN / KEEPER (например, в том же UCF)

 

2. если у этих модулей и тактовые частоты независимы - то пожалуйста, если тктовая одна - то рабочая частота = (Fa > Fb) ? Fb : Fa;

 

3.

а) выбирать правильный стиль описания синхронных схем (ставить регистры на выходе модулей, если надо - делать конвейер, использовать особенности архитектуры семейства: примитивы типа SLR16E, MULT_AND, etc.. )

б) Xilinx® Constraints Guide.pdf - т.е. прописывать конкретные ограничения для реализации проекта

[mohny 0]

Пасиба!!!Конвеер это что за зверь?

И можно ли что нибудь испортить физически на плате при поомщи некорректного проекта при условии что уровни сигналов выставены верно или саму ПЛИС?

[Doka 4]

Конвеер это что за зверь?

пайплайн, как говаривал на DSPA2007 один русскоязычный американец))))

имел в виду введение дополнительных регистров в комбинационную часть схемы (критичную к задержкам): как результат увеличение задержи (между поступлением вх.данных и их появлением на выходе) и частоты работы блока

 

И можно ли что нибудь испортить физически на плате при поомщи некорректного проекта при условии что уровни сигналов выставены верно или саму ПЛИС?

конечно можно.. вопрос: нужно ли ;-) ..

при "некорректном проекте" с т.з. внутренностей плис вы просто не получите бит-стрим

а при таком проекте с т.з. платы надо соблюсть согласие вх-вых (утрированно):

у каждого приемника (плис) должен иметься источник на плате (либо подтяжка -см.выше)

ну и для выходов плис: источник д.б. только один (сам вход плис - если вы конечно не применяете шины bidir)

[mohny 0]

Замечательная фенечка - форум.В каждом деле рано или поздно сталкиваешься с ситуацией когда дилетанский подход к нему приводит к неразрешимым в скором времени непоняткам в контекте доступной литературы ответ на которые можно получить здесь и сейчас не наступая на старые грабли.Спасибо!

[oval 0]

1. достаточно для неиспользуемых IO указать атрибут PULLUP / PULLDOWN / KEEPER (например, в том же UCF)

 

Помниться раньше ISE по умолчанию конфигурировал незадействованные IO как входы с PULLUP. Не знаю, как сейчас. То есть, если схемотехнически устраивает вход с PULLUP, то можно ничего не задавать.

 

имел в виду введение дополнительных регистров в комбинационную часть схемы (критичную к задержкам): как результат увеличение задержи (между поступлением вх.данных и их появлением на выходе) и частоты работы блока

 

В данном случае "увеличение задержки" связано с понятием латентности (latency). То есть, применительно к данному случаю, в литературе используется понятие латентности.

[Doka 4]

Помниться раньше ISE по умолчанию конфигурировал незадействованные IO как входы с PULLUP. Не знаю, как сейчас.

ну да. вроде где-то была птичка в настройках: "на неиспользуемые вставлять PULLUP"

[Doka 4]

наглядно о "пайплайнах" из доки на ISE (и вообще там много весьма полезных вещей)

Synthesis and Simulation Design Guide.pdf

[pepl 0]

Хотелось бы узнать компетентные ответы на следующие вопросы:

1.Есть плата на которой расположена ПЛИС(Spartan 3) выводы которой соеденены с несколькими устройствами посредством разных интерфейсов. На ПЛИС возлагается задача по взаимодействию с этими устройствами. Вопрос:Если на начальном этапе проекта написан код только для одного из устройств(задействованы лишь те выводы ПЛИС которые непосредственно реализуют интерфейс с этим устройством), что делать с теми выводами ПЛИС которые предназначены для других устройств на плате,но для которых нет на данный момент функционала в коде?Может их вообще не описывать в проекте или описать и перевести выводы в Z состояние входы оставить нетронутыми предварительно описав в UCF файле уровень сигнала на них?

2.Что понимается под словосочетанием "рабочая частота проекта"?Если проект состоит из нескольких независимо работающих модулей в одном из которых может оказаться логики больше чем в остальных,значит в том где ее меньше вероятнее будет работать быстрее,верно?

3.Где можно найти информацию по оптимизации проета на ПЛИС для плучения большей частоты проета?

 

 

Если работаеш с Quartus-ом, то в настройках девайса есть возможность установить неиспользуемые ноги как входа с Z состоянием. Этого вполне достаточно чтобы не возникало канфликов.

[Пушкин 0]

Если работаеш с Quartus-ом, то в настройках девайса есть возможность установить неиспользуемые ноги как входа с Z состоянием. Этого вполне достаточно чтобы не возникало канфликов.

Spartan 3 то в Квартусе?

[druzhin 7]

Spartan 3 то в Квартусе?

Ага, немножко, чуть-чуть.

Я где-то видел, что неиспользуемые IO можно установить выходами с постоянными "1" и "0". И подать на них GND и VCCIO, получатся дополнительные пины питания и земли. Или хотябы выходами с "0", подать на них GND для получения более жирной земли кристалла.