[CodeWarrior1241 0]

Code Warrior 1241 спасибо сижу разбираюсь

немогли бы првести пример как задать TSu Tco с помощью TC script?

 

Так ведь вот пример и есть - мой предыдущий пост. Допустим я хочу реализовать задержку в 2ns для одного конкретного входа. Это и является параметром Tsu для этого конкретного входа. Для этого требуется комманда set_max_delay, которой надо 2 аргумента - названия непосредственного входа, и название непосредственного регистра в ПЛИС. Допустим мой вход называется silly_single_input1, а регистр называется silly_single_register1. Функция get_ports вводит в Tcl script названия входа. Функция get_registers вводит в Tcl script названия регистра. Поэтому можно реализовать Tsu параметр одной строчкой:

 
set_max_delay -from [get_ports silly_single_input1] -to [get_registers silly_single_register1] 2.000

Тco выставляется аналогично. Более детальные примеры для каждой из вышеупамятых функций можно увидеть в SDC and TimeQuest API Reference Manual.

 

Возможно я не полностью понял вопрос, и черезмернно "разжевал" очевидный ответ. Оскорблять Вашу intelligence я точно не хотел...

[Iouri 0]

все нормально. я просто думал. что нужен еще TCL файл кроме SDC

 

Thanks

[Iouri 0]

пытаюсь найти где в тайм квесте можно посмотреть Tsu, Th, Tco

вернее делаю "Report Datasheet" но в результатах интересующих

меня пинов нету

 

подскажите как указать или настроить TimeQuest , Q6.1 чтобы показывались интересующие пины

 

спасибо

[CodeWarrior1241 0]

пытаюсь найти где в тайм квесте можно посмотреть Tsu, Th, Tco, вернее делаю "Report Datasheet" но в результатах интересующих

меня пинов нету. подскажите как указать или настроить TimeQuest , Q6.1 чтобы показывались интересующие пины

спасибо

Когда Вы пишите Tcl комманду

report_datasheet -stdout

, у Вас не выходит инфо о Tsu, Tco, Th, итд? По этому, 6-69, вроде должно.

[Serg1976 0]

да очень просто - так, чтобы сумма Tco первой и Tsu второй (и наоборот) были 1/60E6 - а уж как делить эту сумму на двоих - от конкрентной реализации зависит.

разъясните более подробно, если возможно. Я не понял, что значить сумма Tco первой и Tsu второй? Откуда и из каких соображений берется величина времени для Tco первой? и Откуда и из каких соображений берется величина времени для Tsu второй?

спасибо.

[Iouri 0]

ta.rarвот материал по этой теме если кому интересно!

[SM 0]

разъясните более подробно, если возможно. Я не понял, что значить сумма Tco первой и Tsu второй? Откуда и из каких соображений берется величина времени для Tco первой? и Откуда и из каких соображений берется величина времени для Tsu второй?

спасибо.

 

Да как я могу разъяснить? Это берется из особенностей конкретных микросхем (латентности их тактового сигнала) и оценки сложности комбинаторной схемы на выходе первой и на входе второй.

 

ЗЫ

Нередко бывают всякие нонсенсы, например что для входа допустимо аж отрицательное Tsu, т.е. задержка в клокодереве микрухи превышает задержку от входа до триггера. И это нормально.

[Intekus 0]

(Решил не поднимать новой темы)

Есть задача связать ПЛИС (Altera, Cyclone, разработка ведётся в Q7.2, TimeQuest) с внешней SRAM. Интерфейс асинхронный, двунаправленные выводы. Попробовал разместить регистры в элементах у ножек - ( (*useioff = 1*) в коде) -

а) судя по технологической карте, не везде срботало (я в курсе, что настоятельно рекомендуется прописывать только для модуля верхнего уровня - но тогда почему сработало вообще?)

б) TimeQuest рапортует о задержке {регистр(из registrs)-внешний вывод(из ports)} более 4 нс - ИМХО, запредельно много для регистра непосредственно у ножки.

Вопрос: можно ли как-то прописать ограничения (вероятно, надо set_maximum_delay / set_output_delay / set_input_delay - разъясните, пожалуйста смысл каждого - документацию читал несколько раз, но так и не разобрался), чтоб обеспечить минимальные задержки {выходной регистр-двунапр. вывод} и {двунапр. вывод-входной регистр}?

Ещё бы очень хотелось и регистр управления z-состоянием в элемент у ножки разместить - тоже критично, он вообще по полутактам работает...

P. S. И, на всякий случай - я указывю ограничения в .sdc-файлае, включённом в проект и прописаном в его свойствах (вкладка TimeQuest) - это "пряморукий" способ?

[VitalyM4 0]

(Решил не поднимать новой темы)

Есть задача связать ПЛИС (Altera, Cyclone, разработка ведётся в Q7.2, TimeQuest) с внешней SRAM. Интерфейс асинхронный, двунаправленные выводы. Попробовал разместить регистры в элементах у ножек - ( (*useioff = 1*) в коде)

Я не большой специалист, но я бы посмотрел в флоорплане (Chip editor) куда оно поместило этот регистр

Я мапил регистры в ножки:

 set_instance_assignment -name FAST_OUTPUT_ENABLE_REGISTER ON -to "TOP_DIG:inst|USB:U_USB|SPEED_CONV:U_SPEED_CONV|del_oe_fаst"

Знатоки Альтеры подправте если не я не прав.

[Iouri 0]

все зависит от того какой speed grade у вашей SRAM.

set_input_delay/set_output_delay эти команды связаны с конкретым клоком в вашем случае поскольку интрфейс ASYNC нужно будет немножко поэксперементировать с зтим величинами.

так же не забудьте обявить клок в SDC-file и указывать min/max задержки для in and out

 

удачи

[popeye 0]

а) судя по технологической карте, не везде срботало (я в курсе, что настоятельно рекомендуется прописывать только для модуля верхнего уровня - но тогда почему сработало вообще?)

Возможно, у Вас есть слой логики перед регистром для IOE, в этом случае Quartus не может поместить этот регистр в IOE.