[DDA 0]

В структуре CIC дециматора сначала идут каскады интеграторов. В связи с этим такой вопросец.

при реализации на FPGA как на счёт переполнения разрядной сетки в этих сумматорах?

[litv 0]

В плис Xilinx приводится необходимая разрядность для сумматоров по формуле:

разрядность BMAX=ceil(N*log2(R*M)+B-1)

 

N - число секций ,

R - изменение скорости,

М - дифф. задержка,

В - входная разрядность.

 

по поиску смотреть www.xilinx.com --- CIC

[Кнкн 5]

В структуре CIC дециматора сначала идут каскады интеграторов. В связи с этим такой вопросец.

при реализации на FPGA как на счёт переполнения разрядной сетки в этих сумматорах?

 

Вот классику почитайте

http://slil.ru/23819610

[SM 0]

как на счёт переполнения разрядной сетки в этих сумматорах?

Никак. Не мешают они. Они потом при вычислении разности вымрут.