[Frederic 0]

...

и самое интересное, что в рабочем проекте не возможно провести проводник до VP пока не удалишь фанаут с другого конца резистора. соеденив R-VP невозможно развести второй конец резистора

 

прикладываю test_case BUS_VP_C6457.7z

 

мда, не везуха

для тех кто скачал и см.

вопрос не стоил выеденного яйца

в CES прописаны для данного класса проводник/зазар = 0,23/0,93

 

fill-у спас

 

при добавление RB c VP в LM при верифицации получил такой отлуп

.....

.....

"Error saving the reusable block. The following cells are missing from the Central Library:

 

Gerber"

 

вообще не понимаю, что делать

надо

при импорте проекта из Allegro остался какой то Cell (в описание - слишком большой для просмотра)

сделав Unplace в PlacePart&Cells и удалив из локальной библиотеки наконец получил RB

 

как всегда без fill-а решить такую мелкую проблемму не рально

[Frederic 0]

новая засада с RB :)

 

1.в LM компанент с Cell у которого внутри via.

2.при подготовке RB часть via удалил за отсутствием необходимости

2.сделал RB

3.ввел RB в DxD & Exp

4. и о ужас в RB BGA имеет полный комплект via

 

предполагаю это произходит при создание RB в процессе ProjectIntegration когда удаляется локальная библиотека (см картинку)

 

как это обойти, просто нет желания создавать новый Cell (хотя придется)

 

прикладываю lib, проект RB и сам проект с RB

Temp_A.7z

[milien 0]

Reusable_Block это фактически готовый мини проект платы. Соответственно схема в нем зафиксирована, т.е названия цепей соответствуют плате.

Поэтому изменить названия цепей в копиях повторяемых блоков (даже если это цепь создаваемая через PDB) неполучится.

Supply Rename будет работать, если иметь блочную структуру на уровне схемы с повторяемым размещением и трассировкой на плате (но не через Reusable_Block, а через Copy_Circuit). При этом Supply Rename в подсхемах надо вводить как тип Instance (чтоб в каждой подсхеме получилось свое соединение).

То-есть, разъясните, правильно ли я поняла нюанс.

Если у меня 6 м-схем с одинаковой развязкой кондюков, то есть ножки питания одни и те же, НО сигнальные соединения у каждой разные, то мне реюз блок не подойдет? Насколько я поняла он подойдет только для полностью идентичных микросхем?

И если использовать Copy_Circuit, нужно как-то прописывать рефдесы, back annotation делать, чтобы схема поняла, о чем я ей хочу сказать в PCB?

Я очень надеюсь, что я понятно выразилась...

[milien 0]

И если использовать Copy_Circuit, нужно как-то прописывать рефдесы, back annotation делать, чтобы схема поняла, о чем я ей хочу сказать в PCB?

этот вопрос я снимаю) там все понятно.

 

[Frederic 0]

Reusable_Block это фактически готовый мини проект платы. Соответственно схема в нем зафиксирована, т.е названия цепей соответствуют плате.

Поэтому изменить названия цепей в копиях повторяемых блоков (даже если это цепь создаваемая через PDB) неполучится.

Supply Rename будет работать, если иметь блочную структуру на уровне схемы с повторяемым размещением и трассировкой на плате (но не через Reusable_Block, а через Copy_Circuit). При этом Supply Rename в подсхемах надо вводить как тип Instance (чтоб в каждой подсхеме получилось свое соединение).

не допонимаю

ветка DxD VX1.2

 

создан RB (в нём 492 элемента), очень все устраивает, но есть проблема с питанием при вводе RB в основную схему

часть питания общее для всех RB (тут проблем нет), но каждый RB запитывается от отдельных источников Vcc1V2 и Vcc1V8, т.е. получаем на основной плате следующие питания Vcc1V2-1 и Vcc1V8-1 ...... Vcc1V8-4 и Vcc1V8-4

 

символы Vcc1V2 и Vcc1V8 в RB являются глобальными (и тут проблема)

 

и как я не извращался с включением вывода Vcc1V2 и Vcc1V8 в RB их нет в основной схеме, хотя на превью при вводе они есть

также с мапированием питания при вводе RB не получилось

 

вижу, что решение одно - перебить Vcc1V2 и Vcc1V8 в Vcc1V2-TI и Vcc1V8-TI с лишением глобального статуса

 

какие еще есть решения ?

 

[fill 2]

Удали символы Vcc1V2 и Vcc1V8 из подсхемы блока и сформируй внутренние цепи выходящие на порты.

Подключи к пинам блока нужные цепи "Vcc1V2-1 и Vcc1V8-1 ...... Vcc1V8-4 и Vcc1V8-4".

 

У тебя нарисована странная конструкция по которой получается что любая цепь в схеме верхнего уровня подключенная к пину Vcc1V2 блока закорачивается с глобальной цепью Vcc1V2 внутри блока, т.к. порт Vcc1V2 напрямую подключен к символу питания Vcc1V2

[Frederic 0]

Удали символы Vcc1V2 и Vcc1V8 из подсхемы блока и сформируй внутренние цепи выходящие на порты.

Подключи к пинам блока нужные цепи "Vcc1V2-1 и Vcc1V8-1 ...... Vcc1V8-4 и Vcc1V8-4".

так и сделал

 

У тебя нарисована странная конструкция по которой получается что любая цепь в схеме верхнего уровня подключенная к пину Vcc1V2 блока закорачивается с глобальной цепью Vcc1V2 внутри блока, т.к. порт Vcc1V2 напрямую подключен к символу питания Vcc1V2

это не противоречит логики создания RB до тех пор пока мощности питателя одного из номиналов достаточно для всей платы

в данном случае питатели по Vcc1V2 и Vcc1V8 пришлось ставить на каждый RB

как только RB станет 8шт придется сделалать аналогично и для остальных номиналов напряжения

да, придется генерить новый RB, но не страшно, т.к. он все равно новый RB будет иметь другую схемотехнику

 

 

[Frederic 0]

нарисовалась проблемка с SupplyRename в мелкосхемах при использование RB

в самом RB проблем нет, размещение и упаковка - все ок

но как только запитываешь RB в общей схеме разными значения питания - происходит отключения микросхем с SupplyRename от нужного питания и объединение всех микросхем RB в "родное" питание исходника RB

 

см. картинку и полный проект с ЦБ

 

на текущий момент проблему убрал в лоб - заменил мелкосхемы с SupplyRename на символы с выводами питания

 

PS проект в VX1.2 update 4

Temp_SR.7z

[fill 2]

нарисовалась проблемка с SupplyRename в мелкосхемах при использование RB

в самом RB проблем нет, размещение и упаковка - все ок

но как только запитываешь RB в общей схеме разными значения питания - происходит отключения микросхем с SupplyRename от нужного питания и объединение всех микросхем RB в "родное" питание исходника RB

 

см. картинку и полный проект с ЦБ

 

на текущий момент проблему убрал в лоб - заменил мелкосхемы с SupplyRename на символы с выводами питания

 

PS проект в VX1.2 update 4

в VX2

1. В схеме сделал разбиение ссылки на повторный блок (ПКМ>Shared_Blocks>Dissolve_Shared_Block_Link)

2. После этого стало возможным внутри каждого экземпляра блока установить экземплярное (Instance) значение Supply Rename, соответственно:

+U=V1 -U=0V

+U=V2 -U=0V

+U=V3 -U=0V

3. Итог:

4. Ты неправильно понимаешь работу с иерархией и атрибутами. Если в подсхеме стоит Supply Rename=+U=Vcc_RB -U=0V, то данная ИМС будет всегда подключена к цепи с именем Vcc_RB не зависимо от того куда подключилась начальная внутренная цепь Vcc_RB через иерархию. Т.е. например для первого блока у тебя:

- нарисованная цепь Vcc_RB стала V1 через иерархию

- для ИМС RB1-RB1-DD1 создалась глобальная цепь Vcc_RB согласно значения атрибута Supply Rename

[Frederic 0]

...

4. Ты неправильно понимаешь работу с иерархией и атрибутами

....

согласен, есть такое :(

 

по этому очередной вопрос

создан RB с именем C64_077

RB проверен на DRC - все ок

но когда пару таких RB установил в общию сборку DRC и сделал проверку, то DRC сходит с ума - DRC Stopped. Maximum Number Hazards Exceeded.

выдает ошибки, где их не д.б.

в общей схеме появились правила проверки Class-Class с префиксом из RB

 

не могу понять из-за чего появляются ошибки

[fill 2]

согласен, есть такое :(

 

по этому очередной вопрос

создан RB с именем C64_077

RB проверен на DRC - все ок

но когда пару таких RB установил в общию сборку DRC и сделал проверку, то DRC сходит с ума - DRC Stopped. Maximum Number Hazards Exceeded.

выдает ошибки, где их не д.б.

в общей схеме появились правила проверки Class-Class с префиксом из RB

 

не могу понять из-за чего появляются ошибки

Без проекта непонятно.

[Frederic 0]

имеем RB

в котором компаненты и via к полигонам подключены Buried, но при установке RB на плату подключение "Buried" пропадает :(

востановление подключение "Buried" через Plane_Classes_and_Parametrs востанавливает "Buried" как в RB так по всей плате

 

как и где указать, что подключение "Buried" нужно только на RB ?

[fill 2]

имеем RB

в котором компаненты и via к полигонам подключены Buried, но при установке RB на плату подключение "Buried" пропадает :(

востановление подключение "Buried" через Plane_Classes_and_Parametrs востанавливает "Buried" как в RB так по всей плате

 

как и где указать, что подключение "Buried" нужно только на RB ?

 

Создай соответствующий дополнительный класс плейн, который и примени в RB.

[Frederic 0]

Создай соответствующий дополнительный класс плейн, который и примени в RB.

с большим трудом вроде сделал

уточнение - я должен сделать клас в основном проекте и далее по именно и по слойно указывать в Plane_Assignments где применять подключение "Buried" для RB ?

 

а то я делал класс в самом проекте RB и в этом случае не получалось

 

[fill 2]

с большим трудом вроде сделал

уточнение - я должен сделать клас в основном проекте и далее по именно и по слойно указывать в Plane_Assignments где применять подключение "Buried" для RB ?

 

а то я делал класс в самом проекте RB и в этом случае не получалось

 

Из документации:

Plane layers defined in Setup Parameters without a plane shape are not saved as part of the reusable cell used in other designs.