[Duke_N 0]

Возникли следующие вопросы по использованию Reusable Block в Expedition PCB.

Где редактировать символ блока? Почему-то после установки блока на эл. схему символ не редактируется (т.е. после ПКМ -> Edit Symbol опция Place -> Line(Rectangle, Arc и т.д.) не активна.

 

Затем Compile CDB проходит, а Package Design(и с точно такими же сообщениями Forward annotation из Expedition PCB) нет.

 

Common Data Base has been read

 

Target PDB Name: Work\Layout_Temp\PartsDB.pdb

 

ERROR: No parts were specified.

 

ERROR: Unable to create local PDB

 

ERROR: Problem Making Local Parts DataBase

 

DataBase Load is being terminated with 3 errors and 0 warnings.

Logic Data has NOT been Compiled.

 

Так же нактивна вкладка Editor Control-> Clusters&Rooms

 

Какие проблемы с локальной базой и как это исправить?

[fill 2]

Возникли следующие вопросы по использованию Reusable Block в Expedition PCB.

Где редактировать символ блока? Почему-то после установки блока на эл. схему символ не редактируется (т.е. после ПКМ -> Edit Symbol опция Place -> Line(Rectangle, Arc и т.д.) не активна.

 

Затем Compile CDB проходит, а Package Design(и с точно такими же сообщениями Forward annotation из Expedition PCB) нет.

 

Common Data Base has been read

 

Target PDB Name: Work\Layout_Temp\PartsDB.pdb

 

ERROR: No parts were specified.

 

ERROR: Unable to create local PDB

 

ERROR: Problem Making Local Parts DataBase

 

DataBase Load is being terminated with 3 errors and 0 warnings.

Logic Data has NOT been Compiled.

 

Так же нактивна вкладка Editor Control-> Clusters&Rooms

 

Какие проблемы с локальной базой и как это исправить?

 

1. по умолчанию для схемы создается тип символа Hierachical Block, который редактируется прямо на схеме (растягивается\сжимается, к нему добавляют\удаляют пины, но рисование графики в нем невозможно, пины сами распологаются строго по границе тела символа (если попробовать переместить какую либо из сторон прямоугольника тела символа, то за ней переместятся и все пины лежавшие на этой стороне).

2. есть другой тип символа Hierachical Symbol, к нему тоже можно подключить подсхему но при этом он редактируется как обычный символ.

3. более подробно по шагам, что и как сделали до получения ошибки

[McSava 0]

Есть вопрос по использованию переиспользуемых блоков.

При создании блока была сделана схема с использованием в ней устройств с описаными пинами питания VCC_An. На символе микросхемы не показаны выводы питания микросхемы. Для того, чтоб отфильтровать питание ставится дроссель, а за ним идет пара емкостей (электролит+керамика) подсоединили к VCC_An. в схеме переиспользуемого блока сделан вывод на VCC с другого конца дросселя.

В общей схеме подключаю блоки к VCC и ожидаю получить, что схема подключена через мои фильтры к VCC и у каждого блока своя VCC_An_1, VCC_An_2 ..., но не тут-то было. Получаю подключение VCC как положено, но VCC_An у всех блоков одно и тоже.

применение атрибута Supply Rename к Reusable Block только усугубляет задачу. Разведенная цепь остается с имененм VCC_An (общая для всей схемы), а к ногам элементов подводится неразведенные соединения и выдается предупреждение о возможном КЗ внутри всех переиспользуемых блоков.

 

Пока что переделал блок (убрал из него дроссельки) по питанию, и будут у меня 12 аналоговых микросхем с развязкой по питанию только блокирующими конденсаторами. :(

 

Кто нибудь знает как преодолеть этот барьер, и возможно ли применеие Supply Rename к каждому переиспользуемому блоку отдельно?

 

Заранее спасибо.

[fill 2]

Reusable_Block это фактически готовый мини проект платы. Соответственно схема в нем зафиксирована, т.е названия цепей соответствуют плате.

Поэтому изменить названия цепей в копиях повторяемых блоков (даже если это цепь создаваемая через PDB) неполучится.

Supply Rename будет работать, если иметь блочную структуру на уровне схемы с повторяемым размещением и трассировкой на плате (но не через Reusable_Block, а через Copy_Circuit). При этом Supply Rename в подсхемах надо вводить как тип Instance (чтоб в каждой подсхеме получилось свое соединение).

[Visero 0]

апну тему

можно ли изменять отдельные reusable blocks на плате, без изменений в Цбиблиотеке? есть ли какая-нить explode команда? Допустим ситуация - юзается на плате эн число блоков, один из них надо слеегка модифицировать, чтобы влез. Изменю библиотеку - изменения полезут во все блоки.

[Vadim 0]

В этом случае Вам придется завести еще один(несколько) Reuse для модифицируемого(ых) блока(ов).

Есть еще вариант - "cломать" reuse в проекте и подправить все, что Вы хотите. Только учтите, что потом восстановить их будет уже нельзя.

[fill 2]

апну тему

можно ли изменять отдельные reusable blocks на плате, без изменений в Цбиблиотеке? есть ли какая-нить explode команда? Допустим ситуация - юзается на плате эн число блоков, один из них надо слеегка модифицировать, чтобы влез. Изменю библиотеку - изменения полезут во все блоки.

 

Edit>Modify>Flatten_Reusable_Block

[Visero 0]

Vadim, fill, спасибо.

Может кому далее будет интересным - элементы "разглаженного" блока после указанного действия не хотят двигаться. Необходимо удалить все проводники/виасы (в блоке они залочены). Мне помогло Edit->Unlock. После этого можно двигать целлы.

[Visero 0]

еще вопрос

расстанавливаю рефдезы при редактировании платы реюзабл блока, верифю его в библиотеке, аннотирую в основной проект - помимо добавления префикса инстанса рефдезы раскидываются по сторонам.

переносится ли в основную плату расположение рефдезов из реюзабл блоков? есть ли где требуемая галка?

Изменено 8 июня, 2009 пользователем Visero

[Frederic 0]

еще вопрос по Reuse Blocks

 

EE7.9.2

от массива резисторов уходит шина в схему верхнего уровня

хочу в Reuse Blocks висящию цепь (шины) окончить via

 

при включенном DRC не получается

при выключенном DRC ставятся via, затем возникают трудности с редактированием цепи с обратной стороны резистора

 

как поставить виртуальный пин (via) не понимаю

 

есть решение данной проблемки ?

[fill 2]

VP, через F3 добавляются в режиме Netline Manipulation

Для добавления VP, через F5 выставляется тип топологии Custom

[Frederic 0]

VP, через F3 добавляются в режиме Netline Manipulation

Для добавления VP, через F5 выставляется тип топологии Custom

в данной проблемке положительный результат получил уже по рекомендациям для дифф.пар :)

есть пара вопросов чисто эстетического характера

 

1.возможно при первичном расмещение VP установить VP например в сетку для via = 0.05мм ?

2.после проведения дорожки и установки via в дальнейшем при перемещение via в сетку VP изменяет штриховку, что это означает и нужно принимать какие то меры?

 

на всякий случай прикладываю test_case BUS_VP.7z

 

PS fill поздравляю тебя с 3000 сообщением на форуме :a14:

 

PPS поспешил с установкой via в сетку :(

VP & via совместно перемещаются , но не по сетке для via

как только устанавливаю via в сетку через PadStackProperties связка VP & via рассыпается

 

и самое интересное, что в рабочем проекте не возможно провести проводник до VP пока не удалишь фанаут с другого конца резистора. соеденив R-VP невозможно развести второй конец резистора

 

прикладываю test_case BUS_VP_C6457.7z

 

мда, не везуха

BUS_VP.7z

BUS_VP_C6457.7z

[Frederic 0]

VP, через F3 добавляются в режиме Netline Manipulation

......

при добавление RB c VP в LM при верифицации получил такой отлуп

"Reusable Block Check

--------------------

 

08:58 PM Sunday, October 21, 2012

Job Name: A:\Lib_7920\ReusableBlocksLP\C6457_channel\Work\PCB\C6457_channel.pcb

 

Error saving the reusable block. Virtual Pins and/or Guide Pins are not allowed in resuable blocks."

 

что теперь делать?

VP удалять? или можно их как то прописать ?

 

для начала решил тупо удалить VP

верификация прошла, но при сохранение новая ошибка в логе

 

"Error saving the reusable block. The following cells are missing from the Central Library:

 

Gerber"

 

вообще не понимаю, что делать

надо

[fill 2]

1. Удалить указанную ячейку в проекте повторного блока (в Cell Editor) или наоборот импортировать ее в ЦБ

2. По VP посмотрел проект и ЦБ. Повторного блока там не обнаружил и вообще задача не в полне ясна. Делай нормальный, понятный всем пример и описание его, тогда можно будет попробовать разобраться, но не скоро ибо у меня сейчас цейтнот.

[Frederic 0]

1. Удалить указанную ячейку в проекте повторного блока (в Cell Editor) или наоборот импортировать ее в ЦБ

2. По VP посмотрел проект и ЦБ. Повторного блока там не обнаружил и вообще задача не в полне ясна. Делай нормальный, понятный всем пример и описание его, тогда можно будет попробовать разобраться, но не скоро ибо у меня сейчас цейтнот.

вообще приятно удивлен, что ты ответил :)

 

в test_case отсутствует RB

эта проблема только вчера вылезла

 

встретимся в Питере