[iosifk 3]

А что касается автора темы, так на то он и форум для всех и каждого, что бы старшие делились опытом с младшими :-))) Уж лучше вопрос задать, чем потом с паяльником сидеть...

 

Тогда, если есть желание узнать мой опыт в этом вопросе, то у меня на сайте есть небольшая статейка о ТЗ и Гайке М3. Если хотите - почитайте, это чтобы "потом с паяльником не сидеть".

[sazh 3]

Никакая мат. обработка или фильтрация в ПЛИС не предполагается. Помимо перекачки данных в SDRAM ещё будет запуск этой перекачки по стробу, и ещё изменение скорости тактирования АЦП в сторону понижения от 80 МГц до 1 МГц (скажем, 80-40-20-10-5-1), можно даже джамперами на плате.

 

У высокоскоростных АЦП есть ограничения снизу на тактовую частоту. (Врядли он будет работать на 1 мГц). А идея с джамперами никуда не годиться. Ведь нужно продумать, откуда, с какого элемента взять этту тактовую частоту, как развести этот рабочий клок на АЦП, на какие пины FPGA его подать, соблюсти времена передачи данных от АЦП до FPGA. Дп чтоб это в рабочий строб попало.

[HardJoker 12]

А что касается автора темы, так на то он и форум для всех и каждого, что бы старшие делились опытом с младшими :-))) Уж лучше вопрос задать, чем потом с паяльником сидеть...

 

Тогда, если есть желание узнать мой опыт в этом вопросе, то у меня на сайте есть небольшая статейка о ТЗ и Гайке М3. Если хотите - почитайте, это чтобы "потом с паяльником не сидеть".

 

Спасибо, с интересом прочитал. На 100% согласиться не могу, но очень, очень полезно. По поводу некоторых других статей, Fast Eth в частности, самые положительные впечатления.

[Demeny 0]

А идея с джамперами никуда не годиться. Ведь нужно продумать, откуда, с какого элемента взять этту тактовую частоту, как развести этот рабочий клок на АЦП, на какие пины FPGA его подать, соблюсти времена передачи данных от АЦП до FPGA. Дп чтоб это в рабочий строб попало.

Ну разумеется речь не идёт о переключении джампером самого сигнала CLK на разные источники :)

Джамперами может задаваться конфигурация на конфиг. входах ПЛИС, которые я предусмотрю. А уже внутри ПЛИС сигнал клока для АЦП будет формироваться с учётом джамперных входов (скажем, базовый клок 80 МГц делить на 1-2-4-8 )

[-Al- 0]

А идея с джамперами никуда не годиться. Ведь нужно продумать, откуда, с какого элемента взять этту тактовую частоту, как развести этот рабочий клок на АЦП, на какие пины FPGA его подать, соблюсти времена передачи данных от АЦП до FPGA. Дп чтоб это в рабочий строб попало.

Ну разумеется речь не идёт о переключении джампером самого сигнала CLK на разные источники :)

Джамперами может задаваться конфигурация на конфиг. входах ПЛИС, которые я предусмотрю. А уже внутри ПЛИС сигнал клока для АЦП будет формироваться с учётом джамперных входов (скажем, базовый клок 80 МГц делить на 1-2-4-8 )

Самый простой и более-менее быстрый способ загнать все это дело в комп видится через USB (HS), например на чипе CY68013A (или CY68001)

[Vjacheslav 0]

Не связывайтесь ни с какими быстрыми каналами - ничего кроме геморроя не получите.

Необходимо ставить ОЗУ на этой же плате (АЦП), а потом не спеша считывать в компьютер по любому, удобному для Вас интерфейсу. В качестве "прокладки" между АЦП и памятью удобно использовать MAX II (Altera). Обращаю Ваше внимание на сообщение, которое здесь уже прозвучало:

схемы выборки-хранения быстрых АЦП имеют (обязательно) ограничение по частоте выборок снизу!!!

Поэтому Ваш АЦП должен работать в рамках этого ограничения, а вот "выхватывать" в ОЗУ, измеренные значения уже можно через 1-2-3-... раз. Таким способом можно снижать темп регистрации .

Нечто подобное я делал, правда темп регистрации был больше.

[Demeny 0]

Всем спасибо за помощь.

 

Нашел в Терраэлектронике отладочную плату на базе XC3S200FT256 (Spartan 3 FPGA), по цене меня устраивает (3900 руб), но одно обстоятельство меня смущает - на плате поставлен генератор на 50 МГц, а у меня АЦП на 80 МГц. В ПЛИСе ведь есть аппаратный умножитель частоты, но можно ли будет выдать 80 МГц на АЦП, ведь умножение получается на нецелое число ? И вообще - по быстродействию потянет ли данный FPGA ? Вопросы может дилетантские, но Даташит на Spartan ещё предстоит изучить, однако плату надо выбрать ...

[svkior 0]

Всем спасибо за помощь.

 

Нашел в Терраэлектронике отладочную плату на базе XC3S200FT256 (Spartan 3 FPGA), по цене меня устраивает (3900 руб), но одно обстоятельство меня смущает - на плате поставлен генератор на 50 МГц, а у меня АЦП на 80 МГц. В ПЛИСе ведь есть аппаратный умножитель частоты, но можно ли будет выдать 80 МГц на АЦП, ведь умножение получается на нецелое число ? И вообще - по быстродействию потянет ли данный FPGA ? Вопросы может дилетантские, но Даташит на Spartan ещё предстоит изучить, однако плату надо выбрать ...

 

Тогда лучше взять плату по новее http://www.plis.ru/page.php?id=77

Чип побольше. Кроме того наличествует Ethernet. К которому демонстрашка есть

И стоит поменьше ($125) В инлайн-груп.

 

Поводу кварца: обе платы у меня есть и на обоих стоит разъем для втыкания в него второго кварца, который может быть и 40, и 80 и какой хотите.

 

По поводу быстродействия: все зависит от качества кода.

При наличии правильного кода - это не проблема, для XC3S200

 

 

//Serge V. Kior

[Raimis 0]

Тогда лучше взять плату по новее http://www.plis.ru/page.php?id=77

Чип побольше. Кроме того наличествует Ethernet. К которому демонстрашка есть

И стоит поменьше ($125) В инлайн-груп.

Полностью согласен, что за похожу цену можно купить значительно навороченый набор. А то что там чип больше, так это еще никому непомешало :)

 

В ПЛИСе ведь есть аппаратный умножитель частоты, но можно ли будет выдать 80 МГц на АЦП, ведь умножение получается на нецелое число ? И вообще - по быстродействию потянет ли данный FPGA ? =

Так там не только множитель - там есть и делитель, а 50*8/5 как раз получится те самые 80. А FPGA оба не из слабых, если только хватит упорства и времени так с любым много чего намудрить можно.

[:-) 0]

Интересно, чем закончились эксперименты?

[Andrewak 0]

Есть двухканальный АЦП на 80 MSPS и разрядностью 10 бит от Аналоговых Девиц, с входными инструментальными усилителями, хочу сделать некое подобие запоминающего осциллографа, то есть сливать с него данные на частоте 80 МГц в DRAM, затем неспеша выкачивать содержимое памяти в контроллер для анализа.

Помогите с правильным выбором ПЛИС для такой задачи. А то от обилия матриц голова кругом идёт, и тратить впустую время на опробование разных тоже не хотелось бы...

http://www.latticesemi.com/corporate/newsc...eslowcostfp.cfm

 

Это именно то, о чём спрашиваете.

[Leka 0]

ecp2m не поддерживается бесплатной версией софта(ecp2 поддерживается).

Изменено 27 марта, 2008 пользователем Leka

[Andrewak 0]

ecp2m не поддерживается бесплатной версией софта(ecp2 поддерживается).

Ну дык а в чем проблема применить этот пример на ЕСР2? Они отличаются только СЕРДЕСами и объемом памяти.

 

ЗЫЖ Хотя, как я понимаю, для автора это всё равно не актуально... Я не посмотрел, что тема 2 года назад открыта :)

Изменено 27 марта, 2008 пользователем Andrewak

[:-) 0]

Автору, может, и не актуально, но остальным интересно. Особенно сочетание съёма данных с АЦП и передачи их на комп через ethernet.

[readt 0]

ЗЫЖ Хотя, как я понимаю, для автора это всё равно не актуально... Я не посмотрел, что тема 2 года назад открыта :)

Кто-нибудь в курсе, как с доставаемостью данного кита?