Barbarossa 0 8 часов назад Опубликовано 8 часов назад · Жалоба Проблема состоит в следующем. В QSYS сгенерировал контроллер ddr3, включая все каналы обращения к памяти. Если подключаю сгенерированный контроллер в верхнем модуле проекта, то все без проблем компилируется. Если же я понижаю уровень иерархии - подключаю сгенерированный контроллер не в верхнем модуле, то Quartus при компиляции выдает ошибку. Не могу понять причину ошибки. И вообще, можно так сделать или в принципе нет? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Raven 11 7 часов назад Опубликовано 7 часов назад · Жалоба Не хочет - потому что контроллер имеет интерфейс с внешним миром через пины. Видимо, какие-то скрипты конфигурации IP Block'а не рассчитаны на то, что соответствующие сигналы будут внутри других модулей. А вообще - почитайте документацию на контроллер, возможно, это лечится каким-нибудь конфигурационным параметром. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Barbarossa 0 7 часов назад Опубликовано 7 часов назад · Жалоба On 9/13/2024 at 4:53 PM, Raven said: Не хочет - потому что контроллер имеет интерфейс с внешним миром через пины. Видимо, какие-то скрипты конфигурации IP Block'а не рассчитаны на то, что соответствующие сигналы будут внутри других модулей. Да, я примерно то же самое предполагаю. Но вот нигде не нашел пока, как можно победить. Понадеялся, что кто-то сталкивался с подобным. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_b 16 6 часов назад Опубликовано 6 часов назад · Жалоба 2 hours ago, Barbarossa said: Quartus при компиляции выдает ошибку. Не могу понять причину ошибки. Как говорится, телепаты ещё не вышли из отпусков. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
