[flammmable 4]

Согласно спецификации AMBA, ровно через 1 такт после установки PSEL контроллером шины в лог.1, этот контроллер устанавливает PENABLE также в лог.1. А затем ровно через такт сбрасывает его (по циклу IDLE-SETUP-ENABLE).
Зачем нужен сигнал PENABLE, если других таймингов не предусмотрено стандартом?

[Arlleex 153]

4 часа назад, flammmable сказал:

Зачем нужен сигнал PENABLE, если других таймингов не предусмотрено стандартом?

Строб самого действия (чтение/запись). Представьте ситуацию, когда два или более последовательных обращения (на чтение или запись) будут производиться в одну и ту же периферию - PSEL не будет деактивирован между транзакциями. Так откуда слейву считать этот самый 1 такт?

[one_eight_seven 6]

4 hours ago, flammmable said:

Согласно спецификации AMBA, ровно через 1 такт после установки PSEL контроллером шины в лог.1, этот контроллер устанавливает PENABLE также в лог.1.

Это согласно какой спецификации? В AMBA даже близко нет такого требования

[Arlleex 153]

37 минут назад, one_eight_seven сказал:

Это согласно какой спецификации? В AMBA даже близко нет такого требования

Есть... Ну как требование - это просто лишь описание того, как оно у них сделано.

Цитата

SETUP
When a transfer is required the bus moves into the SETUP state, where the appropriate select signal, PSELx, is asserted. The bus only remains in the SETUP state for one clock cycle and always moves to the ACCESS state on the next rising edge of the clock.

[one_eight_seven 6]

И? Где требованиеп в ACCESS держать PENABLE высоким? То, что PENABLE можно поднимать только в ACCESS state - это есть. А обратное?

Это насколько надо не дружить с логикой, чтобы "не раньше, чем через один такт", понимать как "обязательно всегда через один такт"?

Изменено 4 июня пользователем one_eight_seven

[Arlleex 153]

7 часов назад, one_eight_seven сказал:

Это насколько надо не дружить с логикой...

9 часов назад, one_eight_seven сказал:

14 часов назад, flammmable сказал:

Согласно спецификации AMBA, ровно через 1 такт после установки PSEL контроллером шины в лог.1, этот контроллер устанавливает PENABLE также в лог.1.

Это согласно какой спецификации? В AMBA даже близко нет такого требования

Еще раз читайте

Цитата

SETUP
When a transfer is required the bus moves into the SETUP state, where the appropriate select signal, PSELx, is asserted.
The bus only remains in the SETUP state for one clock cycle and always moves to the ACCESS state on the next rising edge of the clock.

 

7 часов назад, one_eight_seven сказал:

Это насколько надо не дружить с логикой, чтобы "не раньше, чем через один такт", понимать как "обязательно всегда через один такт"?

Это Вы определитесь с логикой, с чем не согласны - с тем, что PENABLE всегда устанавливается через 1 такт после фазы SETUP, или

Цитата

И? Где требованиеп в ACCESS держать PENABLE высоким? То, что PENABLE можно поднимать только в ACCESS state - это есть. А обратное?

PENABLE -> 0 означает завершение транзакции и переход в состояние SETUP для начала следующей транзакции.

В ACCESS PENABLE == 1 может находиться бесконечно долго в зависимости от добавленных wait states (которые добавляются, пока PREADY не поднимется в 1). Чтение/запись при этом все равно имеют строб в 1 тактовый цикл PENABLE.

Почитайте уже, наконец, документ, там информации на два листа и все описано, а не логику включайте.

[flammmable 4]

On 6/4/2024 at 11:19 PM, one_eight_seven said:

-Согласно спецификации AMBA, ровно через 1 такт после установки PSEL контроллером шины в лог.1, этот контроллер устанавливает PENABLE также в лог.1.
-Это согласно какой спецификации? В AMBA даже близко нет такого требования

Например вот. Страница 168-169.

На иллюстрации конечного автомата чётко видно, что перехода из состояния SETUP в состояние SETUP нет. Также нет перехода ENABLE-ENABLE. Следовательно и в состоянии SETUP и в состоянии ENABLE конечный автомат задерживается не более, чем на один такт. Но как будто это мало, там ещё написано:
 

Quote

IDLE: The default state for the peripheral bus.
SETUP: When a transfer is required the bus moves into the SETUP state,
where the appropriate select signal, PSELx, is asserted. The bus
only remains in the SETUP state for one clock cycle and will
always move to the ENABLE state on the next rising edge of the
clock.
ENABLE: In the ENABLE state the enable signal, PENABLE is asserted. The address, write and select signals all remain stable during the transition from the SETUP to ENABLE state. The ENABLE state also only lasts for a single clock cycle and after this state the bus will return to the IDLE state if no further transfers are required. Alternatively, if another transfer is to follow then the bus will move directly to the SETUP state. It is acceptable for the address, write and select signals to glitch during a transition from the ENABLE to SETUP states.

Тут, впору задаться вопросом: почему апломб и некомпетентность часто идут рука об руку и чем это грозит нашей техносфере? То есть вы же наверняка:
1) ...работаете в радиоэлектронной промышленности
2) ...безапелляционно считаете, что разбираетесь в предметной области
3) ...но при этом вы - не. ))))

 

Думаю, вы сейчас начнёте "сползать" на то, что я привёл стандарт ABMA2, а ведь уже AMBA3-4-5, где всё не так. Но все всё (и даже вы) про вас уже поняли ))))

 

On 6/4/2024 at 10:23 PM, Arlleex said:

Строб самого действия (чтение/запись). Представьте ситуацию, когда два или более последовательных обращения (на чтение или запись) будут производиться в одну и ту же периферию - PSEL не будет деактивирован между транзакциями. Так откуда слейву считать этот самый 1 такт?

А ведь и правда, из состояние ENABLE конечный автомат может перейти не только в IDLE, но и в SETUP. Всё встало на свои места. Спасибо!

[Obam 34]

Всё встало на свои места. Спасибо!
Про "апломб и некомпетентность" и "сползать", как-бы стереть надо... Не?

[flammmable 4]

On 6/6/2024 at 12:36 AM, Obam said:

Всё встало на свои места. Спасибо!
Про "апломб и некомпетентность" и "сползать", как-бы стереть надо... Не?

Не или ага - это зависит.

Вот вы, лично, как считаете:
- Есть ли такая спецификация AMBA, где указано, что при выставленном PSEL, PENABLE обязана удерживается в лог.0 и лог.1 ровно по одному такту?
- Если вы считаете, что такая спецификация есть, то насколько, по вашему мнению, лично вы дружите с логикой?

[Obam 34]

Вот вы, лично, как считаете:
Обычно, не более чем до трёх, чаще всего на двух с половиной причина для счёта исчезает (если вы понимаете о чём речь ;-))
1) считаю, что это сродни "чайничку Рассела", ибо не интересовало;
2) считайте, что такой спеки нет, ибо в такой постановке вопроса лично я дружу с логикой всегда, но имейте ввиду, не с вашей Ж8-Ь

[flammmable 4]

On 6/7/2024 at 2:48 AM, Obam said:

- Есть ли такая спецификация AMBA, где указано, что при выставленном PSEL, PENABLE обязана удерживается в лог.0 и лог.1 ровно по одному такту?
- считаю, что это сродни "чайничку Рассела", ибо не интересовало

Зачем же вы читаете обсуждения вопросов, которые вам не интересны? :) Рассматривайте данное обсуждение как чайник Рассела: он по своей орбите, вы - по своей ))))

[Obam 34]

Форум потому что ;-)

Т.е. про логику вопрос отпал, ну и чудненько (((-8Ж

[flammmable 4]

Короче, я спросил на форуме самого Arm (оказывается, у них есть форум) и мне всё объяснили.