Xenia 42 11 января Опубликовано 11 января · Жалоба 23 минуты назад, RobFPGA сказал: Да, в таком случае получите короткие импульсы если в момент фронта клока на D будет 1-ца. Насколько они будут коротки? Успеет ли счетный вход таймера их посчитать? 23 минуты назад, RobFPGA сказал: Длительность таких импульсов можно регулировать доп. задержкой от ~Q до ~R . И какую конструкцию задержки вы рекомендуете? RC-цепочки будет достаточно? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 30 11 января Опубликовано 11 января · Жалоба 44 minutes ago, Xenia said: Насколько они будут коротки? Успеет ли счетный вход таймера их посчитать? 1. Длительностью с задержку переключения триггера 1а. Вполне успеет так как эта задержка обычно и определяет быстродействие логики. Но лучше все же увеличить эту длительность так как разброс дискретных эл. может быть велик. 2. RC это самый простой и вполне надежный способ. Но вашем случае можно растянуть длительность до половины периода тактовой на С входе, и для этого можно просто сделать на логике R = С OR ~Q; (Ну или эквивалентно на имеющихся лог элементах). Тогда длительность будет равна длительности положительного полупериода клока. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться