[student23 1]

Всем привет. Я собрал схему в виде нескольких каскадов в ОЭ для того, чтобы получить что-то типа TTL-логики (я знаю, что там резисторы не используются, но мне они нужны для успокоения). Результаты такие. В целом, при замыкании S1 и S2 на выходе действительно 5 вольт. Но вот нюанс в том, что если хотя бы один ключ разомкнут, то напряжение на выходе становится не близким к нулю, а 1.6 В. Я сначала думал, что это напряжения на БЭ переходах суммируются, но ведь при размыкании ключа как такового напряжения между БЭ нету, поэтому по идее напряжение на выходе должно стать равным 0. Может кто-нибудь подскажет, как исправить такую проблему? 

[Priest_89 4]

Откройте документ на транзистор, найдите график Ic - Vce и все поймете (надеюсь).

[student23 1]

25 минут назад, Priest_89 сказал:

Откройте документ

Нашел, спасибо, кажется, понял. Вы не знаете, как можно обойти это? Может как-то по другому пересобрать?

 

[Priest_89 4]

24 minutes ago, student23 said:

Нашел, спасибо, кажется, понял. Вы не знаете, как можно обойти это? Может как-то по другому пересобрать?

 

В конкретном случае - уменьшить сопротивление R1, увеличить сопротивление R7. Ноль вольт на выходе никогда не будет, минимум определяется напряжением насыщения коллектор-эмиттер -  Vce(sat) в документе.

[vov4ick 35]

В ТТЛ элементах резисторы ещё как используются, ограничивают входной, выходной токи и расщепляют фазы в среднем каскаде. Посмотрите учебники.

Для простоты вам нужна старая диодно-транзисторная логика (ДТЛ), на дискретных транзисторах, из неё берите схемы и номиналы элементов, она есть в учебниках.

Если у вас источниками сигналов будут не выключатели, а другие ЛЭ, то вы столкнётесь с необходимостью согласования уровней и всё равно придёте к тем же схемам, но это будет сильно дольше.