[gerber 8]

3 часа назад, makc сказал:

Картинка приведена выше. В чём конкретно ваши сомнения? Или какие вы видите альтернативные варианты?

Сомнение в том, что это позволит сократить пару слоев или снизить класс изготовления PCB. Освобождается место на Top-слое, но всё равно нужно ставить via и уходить на внутренние слои. Почему бы это не сделать по классике около пада? Единственное исключение - если по верху можно  соединить питающий полигон, но питающий полигон на Top-слое это извращение, похлеще чем хоккей на траве и балет на льду. Ибо конденсаторы всё равно на Bottom ставить и Via нужны, как ни крути.

3 часа назад, makc сказал:

Вот и получается, что разработчик начинает искать свои выходы их положения. Для тех же eMMC допускается сквозная трассировка через NC-пины...

Если разработчик не хочет вникнуть в рекомендованный layout и готов затачивать посадочное место (убирать пятаки) конкретно под каждую свою разводку - ну что тут сказать...

[makc 192]

Только что, gerber сказал:

Единственное исключение - если по верху можно  соединить питающий полигон, но питающий полигон на Top-слое это извращение, похлеще чем хоккей на траве и балет на льду. Ибо конденсаторы всё равно на Bottom ставить и Via нужны, как ни крути.

Это односторонняя плата, нижняя сторона вся пустая и там по конструкции не может быть никаких компонентов. Поэтому все конденсаторы стоят по периметру BGA и ничего страшного в этом нет.

1 минуту назад, gerber сказал:

Если разработчик не хочет вникнуть в рекомендованный layout и готов затачивать посадочное место (убирать пятаки) конкретно под каждую свою разводку - ну что тут сказать...

Хотелось бы, конечно, увидеть рекомендованный layout для этого чипа, но мне он не доступен. А пятаки убрать нужно один раз, зато платы потом делаются десятками тысяч - профит.

[alexPec 3]

В 10.11.2023 в 00:36, makc сказал:

Моя контора таких экспериментов пока не проводила. Вот я и интересуюсь (на будущее), может у кого-то был такой опыт в серии и есть статистика или понятны подводные камни такого подхода?

 

В этом году точно такое решение применял, для BGA с шагом 0,4мм. Собрали на автомате уже около 300 плат, все прошли климат -40 +80, вибрации. Брак - несколько штук, проявляется только сразу после пайки. После испытаний ни одна в брак не ушла. 

[makc 192]

Только что, alexPec сказал:

В этом году точно такое решение применял, для BGA с шагом 0,4мм. Собрали на автомате уже около 300 плат, все прошли климат -40 +80, вибрации. Брак - несколько штук, проявляется только сразу после пайки. После испытаний ни одна в брак не ушла. 

Спасибо за интересную информацию. Чем именно был вызван брак удалось установить? Т.е. это был брак монтажа или же это был брак микросхем/материалов?
На сколько я понимаю, при шаге 0,4 мм уже в полный рост встают проблемы качества паяльной пасты (размер частиц, однородность, количество флюса) и толщины трафарета.

[alexPec 3]

14 минут назад, makc сказал:

Спасибо за интересную информацию. Чем именно был вызван брак удалось установить? Т.е. это был брак монтажа или же это был брак микросхем/материалов?
На сколько я понимаю, при шаге 0,4 мм уже в полный рост встают проблемы качества паяльной пасты (размер частиц, однородность, количество флюса) и толщины трафарета.

Брак монтажа, но из 300 шт это по-моему штуки 4. Рентгеном не смотрели, списали на случайность. Замена чипа на станции монтажа BGA решила проблему.  Пасту использовали такую же, как и для обычных плат (не знаю какая там закуплена), трафарет 0,1 мм. Все взлетело с 1 раза. Ничего колдовать не пришлось.  

[makc 192]

1 минуту назад, alexPec сказал:

Брак монтажа, но из 300 шт это по-моему штуки 4. Рентгеном не смотрели, списали на случайность. Замена чипа на станции монтажа BGA решила проблему.  Пасту использовали такую же, как и для обычных плат (не знаю какая там закуплена), трафарет 0,1 мм. Все взлетело с 1 раза. Ничего колдовать не пришлось.  

В принципе процент брака более чем приемлемый для такого корпуса... Но всё равно было бы интересно разобраться в первопричинах.

[Flood 12]

3 hours ago, alexPec said:

трафарет 0,1 мм. Все взлетело с 1 раза. Ничего колдовать не пришлось.  

А как с остальными элементами на таком тонком трафарете? Увеличивали апертуры?

[alexPec 3]

11 минут назад, Flood сказал:

А как с остальными элементами на таком тонком трафарете? Увеличивали апертуры?

Нет, у меня почти все платы на трафарете 0,1 собираются. С остальными элементами все как обычно.

[megajohn 3]

В 08.11.2023 в 17:26, makc сказал:

дополнительно защитили места касания с помощью шелкографией

тоже встречал такое при реверсе китайского девайса, только для SOIC

[makc 192]

1 час назад, megajohn сказал:

тоже встречал такое при реверсе китайского девайса, только для SOIC

Для SOIC я тоже такое видел неоднократно, но там гораздо больше площадки и больше припоя - меньше проблем. Куда интереснее вариант с BGA или QFN. 🤔

[skripach 5]

В китайских ширпотребных флешках тоже повсеместно пады замазаны шелкограшией. Помоему они таким образом паяльную пасту экономят.

 

[Arlleex 131]

Порнография какая-то... Еще и верхний ряд не припаян. Неужели 0.0001 грамм припоя уже нынче денег стоит?

[makc 192]

1 минуту назад, Arlleex сказал:

Порнография какая-то... Еще и верхний ряд не припаян. Неужели 0.0001 грамм припоя уже нынче денег стоит?

Верхний ряд скорее всего припаян, только под этим углом съёмки этого толком не видно. Припой, конечно, стоит денег, но я согласен, что в этом случае игра не стоит свеч.

[_Sergey_ 13]

1 hour ago, Arlleex said:

Порнография какая-то... Еще и верхний ряд не припаян. Неужели 0.0001 грамм припоя уже нынче денег стоит?

Имхо, тут как раз можно пару слоев сэкономить..