[Freibier 3]

2 часа назад, Plain сказал:

Измерьте сопротивление выхода Вашей ПЛИС

Мерять лень )

У меня Intel® MAX® 10 FPGA Device Datasheet где смотреть сопротивление выхода?

2 часа назад, x893 сказал:

Обломов ?

почти

[Lmx2315 2]

Тут применяют такой цап - https://marsohod.org/howtostart/marsohod2

[Plain 168]

1 час назад, Freibier сказал:

где смотреть сопротивление выхода?

(3,3 В – 2,7 В) / 30 мА = 20 Ом

(3,3 В – 2,7 В) / 15 мА = 40 Ом

0,5 В / 32 мА = 15,6 Ом

0,5 В / 16 мА = 31,2 Ом

(20 Ом + 40 Ом + 15,6 Ом + 31,2 Ом) / 4 = 26,7 Ом

[dimka76 42]

а может просто поискать три обычных восьмибитных ЦАПа ?

[Ozelot 4]

23 hours ago, Freibier said:

Все можно :)

Просто хочу, в готовом изделии, заменить ADV7125 (в связи с плохой доставаемостью и дороговизной оных) на кучку 1% резисторов.

Рад любым советам.

Может быть стоит на китайцкв глянуть. Например GM7123C или SDA7123?

GM7123C_C245020.pdf

[Freibier 3]

1 час назад, Lmx2315 сказал:

Тут применяют такой цап - https://marsohod.org/howtostart/marsohod2

Промоделировал 6-ти битный GREEN

 

Максимальный Vout = 807.7873 mV, а должно быть не более 700 mV.

5-ти битный тоже выше нормы 796.018 mV.

 

28 минут назад, Ozelot сказал:

Например GM7123C или SDA7123?

Интересненько. Спасибо!

[Freibier 3]

Господа, а что скажете о такой реализации?

Все резисторы 1% вроде существуют в природе )

Наихудший ток на выводе плис (1 в старшем разряде, остальные в 0) не превышает 8.5 mA.

[Plain 168]

4 минуты назад, Freibier сказал:

Все резисторы 1%

Вы так и не поняли, не они задают погрешность, а доля сопротивлений выходов, и логичный вывод из этого — старшие разряды реализовать параллельным соединением нескольких выходов, т.е. чтобы все резисторы были не менее 2,8 кОм, в данном случае, 7+3+1=11 дополнительных выходов.

[Freibier 3]

6 минут назад, Plain сказал:

7+3+1=11

Ясно, спасибо.

Но это уже перебор. 

18 минут назад, Plain сказал:

старшие разряды реализовать параллельным соединением нескольких выходов

А для схемы R-2R это не обязательно?

[EdgeAligned 53]

А исчо, когда будете нагружать выходы "под завязку" низкоомными сопротивлениями, посмотрите, какой суммарный ток будет протекать через все выходы при всех лог.1, и посчитайте вместе с остальными токами и током собственного потрбления ПЛИС, не превысит ли этот ток допустимые значения через выводы питания.

[Freibier 3]

20 часов назад, Plain сказал:

старшие разряды реализовать параллельным соединением нескольких выходов

А если между плис и ЦАП поставить буфер (например SN74ALVC244) это не решит проблему?

[EdgeAligned 53]

Лучше поставить ОУ, например OP37

[Freibier 3]

20 минут назад, EdgeAligned сказал:

Лучше поставить ОУ, например OP37

Я тут, вообще то, экономить как бы пытаюсь 

и занимаемую площадь всей этой "кухни" не сильно увеличить

[EdgeAligned 53]

...скупой платит дважды. Тупой - трижды 😄 

Зря, кстати, обижаетесь - это народная мудрость. А на народ обижаться нельзя...

В конечном счете вы сами придете к этому. Одно дело, если вам просто для "побаловаться", потестить. И другое дело - для готового устройства. Не хотите проблем - экономьте с головой, понимая, где можно, а где и не желательно. 
Большие токи параллельного высокочастотного ЦАП и вызываемые этим броски тока в цепях питания будут не очень то хорошо влиять на ЭМС и на помехоустойчивость устройства в целом. Казалось бы - мелочь, но из таких маленьких мелочей понемногу и скапливается одна большая проблема в виде "хреново работает".

Изменено 8 октября, 2023 пользователем EdgeAligned

[Plain 168]

1 час назад, Freibier сказал:

буфер (например SN74ALVC244) это не решит проблему?

Нет. Единственный вариант — преобразователь напряжения в ток, это пара СВЧ транзисторов, но ему требуется отрицательное питание.