[vit0099 0]

Посмотрел, на общем ресете XRS, на обеих платах постоянно висит высокий уровень. У меня вот какая мысль в голову пришла, а может на этих платах, которые не получается подключить к JTAG контроллеры залочены?

Вообще если подключать залоченый проц по JTAG, то обычно подключение инициализируется, но не дает прочитать защищённые области памяти, но может в этом случае не доходит до работы с TAP контроллером, в виду того что XDS100V3 требуется некоторое время, чтобы взять под контроль процессор. В это время ЦП начнет работать и может
выполнить инструкцию, которая осуществляет доступ к защищенной области ECSL. Если это произойдет, ECSL отключится и
приводит к разрыву соединения отладки JTAG. 

Вот из даташита:

When initially debugging a device with the password locations in flash programmed (that is, secured), the JTAG
debug probe takes some time to take control of the CPU. During this time, the CPU will start running and may
execute an instruction that performs an access to a protected ECSL area. If this happens, the ECSL will trip and
cause the JTAG debug probe connection to be cut. Two solutions to this problem exist:
1. The first is to use the Wait-In-Reset emulation mode, which will hold the device in reset until the JTAG debug
probe takes control. The JTAG debug probe must support this mode for this option.
2. The second option is to use the “Branch to check boot mode” boot option. This will sit in a loop and
continuously poll the boot mode select pins. The user can select this boot mode and then exit this mode
once the JTAG debug probe is connected by re-mapping the PC to another address or by changing the boot
mode selection pin to the desired boot mode

 

Буду смотреть, есть ли у XDS100V3 режим Wait-In-Reset, ибо второй метод для меня вообще не понятен)

Изменено 24 августа, 2023 пользователем vit0099

[ELEKTROS 0]

Не знаю что у вас за платы, но возможно можно подцепиться USB-UART адаптером (там на конкретные ноги по даташиту только это надо делать) и прошить через SCI интерфейс (бесплатная утилита для этого есть), на проблему неработающего JTAG это не даст как такового ответа, но можно понять - нормально ли запускается камень хоть или он вообще не запускается, пару раз так помогало определить что камень прошивается, а проблема была где-то в части подключения отладчика, а один раз попался залоченый камень с магазина (это когда еще десятками их покупали).

[vit0099 0]

15 minutes ago, makc said:

В чём отличие этих модификаций? Вы сравнивали схемы?

Насколько смог, сравнил)

В плате, которая прошивается китайцы поставили супервизор питания, не плате несколько питаний, и супервизор должен держать в состоянии сброса (в низком состоянии) проц пока все питания не сформируются и не стабилизируются. Но китайцы, остаются китайцами, они поставили супервизор, но его выход не подключили к ресету XRS 80pin. Ресет просто висит в воздухе.

 

На плате которая не инициализируется JTAG, ресет  XRS 80pin подключен через резистор 390Ом на питание 1.8В. Я пробовал снять этот резистор и пробовал через резистор на 4.3кОм подключить XRS к питанию 3.3В. Результата не дало.

У меня одна уже только мысль осталась, что процессор залочен и  отрабатывает protected ECSL area

Изменено 24 августа, 2023 пользователем vit0099

[Raven 11]

Обычно залочивают только специфический функционал TAPC, реализуемый через Private Instructions (and their DRs). А весь public-функционал, в первую очередь Boundary Scan, остается доступным.

7 minutes ago, vit0099 said:

Но китайцы, остаются китайцами, они поставили супервизор, но его выход не подключили к ресету XRS 80pin. Ресет просто висит в воздухе.

На плате которая не инициализируется JTAG, ресет  XRS 80pin подключен через резистор 390Ом на питание 1.8В. Я пробовал снять этот резистор и пробовал через резистор на 4.3кОм подключить XRS к питанию 3.3В. Результата не дало.

 

А на нормальной плате как ресет подключен? И почему вы не попробовали его подключить на выход супервизора питания, чтобы чип все-таки гарантированно удерживался в ресете в процессе устаканивания напряжений питания, и затем стартовал бы из известного состояния?

[Zig 39]

Как вариант.

Поменять местами процессоры с работающей и не работающей плат. И посмотреть кто виноват. Ревизия платы или экземпляр процессора.

[Raven 11]

И сверьтесь с толерантностью к напряжениям питания, а то вы как-то лихо XRS# с 1.8V Pull-up переключили на 3.3V Pull-Up.

[vit0099 0]

15 minutes ago, Raven said:

А на нормальной плате как ресет подключен? И почему вы не попробовали его подключить на выход супервизора питания, чтобы чип все-таки гарантированно удерживался в ресете в процессе устаканивания напряжений питания, и затем стартовал бы из известного состояния?

Так на нормальной плате как раз и висит ресет в воздухе, а супервизор стоит получается без толку. Они раньше ставили на эти платы супервизоры и подключали их нормально, и соответственно  а тут решили  супервизор поставить, но не подключили. У них такое бывает. Это не проблема, я прошивал ранее версии с супервизорами, для этого нужно на плату подать все питания чтобы он сработал или линию ресета разъединить чтобы супервизор в низком состоянии ресет не удерживал.

Тут или я туплю или сани не едут))))

10 minutes ago, Zig said:

Как вариант.

Поменять местами процессоры с работающей и не работающей плат. И посмотреть кто виноват. Ревизия платы или экземпляр процессора.

Думал о таком варианте, но это будет уже крайняя мера, если что)

Изменено 24 августа, 2023 пользователем vit0099

[Raven 11]

12 minutes ago, vit0099 said:

Так на нормальной плате как раз и висит ресет в воздухе, а супервизор стоит получается без толку. Они раньше ставили на эти платы супервизоры и подключали их нормально, и соответственно  а тут решили  супервизор поставить, но не подключили. У них такое бывает. Это не проблема, я прошивал ранее версии с супервизорами, для этого нужно на плату подать все питания чтобы он сработал или линию ресета разъединить чтобы супервизор в низком состоянии ресет не удерживал.

 

А все нормально с питаниями на проблемной плате? Далее, возможно, на ней по-другому, неудачно проходит подача питаний (в отличие от удачливой платы), и чип после этого в непонятном состоянии.

Но вообще, это плохая практика - не удерживать в ресете чип в процессе подачи питания. Проверьте питания и попробуйте все же правильный ресет.

Если на проблемной плате нет супервизора, можно проимитировать поведение ресета вручную.

[vit0099 0]

1 hour ago, ELEKTROS said:

Не знаю что у вас за платы, но возможно можно подцепиться USB-UART адаптером (там на конкретные ноги по даташиту только это надо делать) и прошить через SCI интерфейс (бесплатная утилита для этого есть), на проблему неработающего JTAG это не даст как такового ответа, но можно понять - нормально ли запускается камень хоть или он вообще не запускается, пару раз так помогало определить что камень прошивается, а проблема была где-то в части подключения отладчика, а один раз попался залоченый камень с магазина (это когда еще десятками их покупали).

Спасибо, тоже вариант, буду благодарен за более подробную информацию об утилите что Вы говорите.

1 hour ago, ELEKTROS said:

можно подцепиться USB-UART адаптером (там на конкретные ноги по даташиту только это надо делать) и прошить через SCI интерфейс (бесплатная утилита для этого есть),

Речь идет наверное о C2Prog.exe ?

[ELEKTROS 0]

On 8/24/2023 at 5:00 PM, vit0099 said:

Речь идет наверное о C2Prog

Да. других не знаю.