[lexa95 0]

Здравствуйте, уважаемые читатели форума! Появился такой вопрос. Подскажите, есть ли аналоги IP блока DSP48 (которые используется в ПЛИС фирмы Xilinx), но с меньшим потреблением? 

[Alex77 4]

- Петька приборы...

- 33

и далее по тексту.

Аналоги кого/чего/в чём/для чего итд ? Как замеряли потребление DSP48 ?

 

[MegaVolt 28]

DSP48 это не IP блок а примитив оптимизированный под вычисления.

Как следствие рискну предположить самодельный нарисованный IP будет жрать ещё больше. 

Т.е. ответ менее жрущего нет.

Наверное можно играться с оптимизацией потребления в неактивном состоянии и  пр... но в активном вряд ли.

[lexa95 0]

9 minutes ago, MegaVolt said:

DSP48 это не IP блок а примитив оптимизированный под вычисления.

Как следствие рискну предположить самодельный нарисованный IP будет жрать ещё больше. 

Т.е. ответ менее жрущего нет.

Наверное можно играться с оптимизацией потребления в неактивном состоянии и  пр... но в активном вряд ли.

Я имею ввиду, может на каких-то других ПЛИС есть менее жрущие аналоги таких примитивов для ЦОС. 

[_4afc_ 25]

4 minutes ago, lexa95 said:

Я имею ввиду, может на каких-то других ПЛИС есть менее жрущие аналоги таких примитивов для ЦОС. 

Жрут нанометры в статике и частота работы в динамике. Вамс какие именно ПЛИС Xilinx не понравились?

[lexa95 0]

1 minute ago, _4afc_ said:

Жрут нанометры в статике и частота работы в динамике. Вамс какие именно ПЛИС Xilinx не понравились?

На данный момент Artix-7.

[_4afc_ 25]

3 minutes ago, lexa95 said:

На данный момент Artix-7.

Тогда сравните со Spartan-6 ( если не пугает доступность )

Сколько умножителей и на какой частоте у вас работают?

[lexa95 0]

4 minutes ago, _4afc_ said:

Тогда сравните со Spartan-6 ( если не пугает доступность )

Сколько умножителей и на какой частоте у вас работают?

Умножители я использую в составе как раз DSP блоков (их  53 на частоте 400 MHz). И вопрос в том, как уменьшить потребление этих самых DSP блоков. Может есть аналоги DSP48, которые будут потреблять меньше. 

[fingertouch 2]

16 часов назад, lexa95 сказал:

Я имею ввиду, может на каких-то других ПЛИС есть менее жрущие аналоги таких примитивов для ЦОС. 

В общем случае Xilinx самые прожорливые. Altera чуть менее. Lattice - вроде бы самые экономичные. Но быстродействие связано обратной зависимостью.

[fingertouch 2]

Как неофитствующий пользователь Gowin могу сказать, что он тоже очень мало потребляет. Это фактически Lattice, потому что разработчики Gowin - выходцы оттуда.

Но для вашей задачи никак не подойдёт.

Во-первых, немного другая архитектура, и умножитель 18*18, а не 18*25, как у Xilinx.

Во-вторых, в самом жирном по DSP и доступном для покупки кристалле всего 48 блоков (правда, в каждом по 2 умножителя) и 18к ячеек логики.

В-третьих, реальные небольшие кусочки проекта, содержащие всего пару DSP, разводятся на ~180 МГц.  

[des00 25]

18 hours ago, lexa95 said:

Умножители я использую в составе как раз DSP блоков (их  53 на частоте 400 MHz). И вопрос в том, как уменьшить потребление этих самых DSP блоков. Может есть аналоги DSP48, которые будут потреблять меньше. 

а если поставить 106 блоков на частоте 200МГц, потребление не снизится? И как именно вы замерили, что в вашей схеме проблемы с потреблением именно с DSP блоков, а не всего чипа в целом? 

[Maverick_ 15]

19 hours ago, lexa95 said:

 

Вам надо работать с проектом в целом - сделать сигнал разрешения работы для всех модулей - чтобы все модули работали когда должны, в другое время триггеры не должны"щелкать"(переключаться по тактовой частоте). Возможно перейти на потоковое (возможно с распаралеливанием вычислений) решение в котором вычисления производятся постоянно с приходом данных - с решения в котором пытаетесь за короткий промежуток времени все посчитать, потому что нужно "втиснуться"  во временной интервал...

Пересмотрите Ваш алгоритм обработки еще раз, возможно сделать потоковое вычисление с возможным распаралеливанием вычислений чтобы снизить тактовую частоту...

[Lmx2315 3]

1 час назад, des00 сказал:

а если поставить 106 блоков на частоте 200МГц, потребление не снизится? И как именно вы замерили, что в вашей схеме проблемы с потреблением именно с DSP блоков, а не всего чипа в целом? 

Наверное в виваде посмотрел, там показывается потребление .

[des00 25]

8 minutes ago, Lmx2315 said:

Наверное в виваде посмотрел, там показывается потребление .

Ну вот сколько помню, их потребление, на фоне остальной плис не особо выделяется. Например считаю тяжелые условия, 100% использования дсп, и 50% использования лют на каком нить кинтексе, плиса потребляет 50-60Вт, дсп 5-7Вт. 

[lexa95 0]

5 hours ago, fingertouch said:

Как неофитствующий пользователь Gowin могу сказать, что он тоже очень мало потребляет. Это фактически Lattice, потому что разработчики Gowin - выходцы оттуда.

Но для вашей задачи никак не подойдёт.

Во-первых, немного другая архитектура, и умножитель 18*18, а не 18*25, как у Xilinx.

Во-вторых, в самом жирном по DSP и доступном для покупки кристалле всего 48 блоков (правда, в каждом по 2 умножителя) и 18к ячеек логики.

В-третьих, реальные небольшие кусочки проекта, содержащие всего пару DSP, разводятся на ~180 МГц.  

мне как раз нужно 18*18. И отсюда еще один вопрос: если выбирать разрядность входных шин меньше, чем 18 и 25, то остальные входы также будут участвовать в умножение и просто результат обрежется?