anton1814 0 8 февраля, 2023 Опубликовано 8 февраля, 2023 (изменено) · Жалоба Добрый день! Вопрос по трассировки линии DDR3 и ПЛИС. Есть ПЛИС и две микросхемы MT41J128M16JT-125. На линиях DDR3 установлены терминальные резисторы, при выравнивании линий по длине учитывается длинна линии которая идет от контактной площадки последнего модуля памяти DDR3 к терминальному резистору? Или сначала трассируем все линии, выравниваем их, а потом просто добавляем линии до терминальных резисторов? По картинке последний модуль памяти, справа внизу терминальные резисторы, кругом отмечена часть линии по которой вопрос, ее учитывать в выравнивании линий или нет? Спасибо! Spoiler Изменено 8 февраля, 2023 пользователем anton1814 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Arlleex 160 8 февраля, 2023 Опубликовано 8 февраля, 2023 · Жалоба Выравниваются трассы от ПЛИС до памяти (и потом от памяти до памяти), терминаторы не учитывать, разумеется. Последние - в последнюю очередь, и их выравнивать не обязательно. Главная цель терминаторов - не дать отразиться фронтам в обратную сторону. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
quato_a 3 8 февраля, 2023 Опубликовано 8 февраля, 2023 · Жалоба 5 hours ago, anton1814 said: Добрый день! Вопрос по трассировки линии DDR3 и ПЛИС. Есть ПЛИС и две микросхемы MT41J128M16JT-125. На линиях DDR3 установлены терминальные резисторы, при выравнивании линий по длине учитывается длинна линии которая идет от контактной площадки последнего модуля памяти DDR3 к терминальному резистору? Или сначала трассируем все линии, выравниваем их, а потом просто добавляем линии до терминальных резисторов? По картинке последний модуль памяти, справа внизу терминальные резисторы, кругом отмечена часть линии по которой вопрос, ее учитывать в выравнивании линий или нет? Спасибо! Reveal hidden contents какая ПЛИС? если Xilinx, то у них подробно описано как выравнивать и кстати, если скорость менее 1066 МТ/s, то терминаторы ставить не нужно Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
anton1814 0 9 февраля, 2023 Опубликовано 9 февраля, 2023 · Жалоба 10 hours ago, quato_a said: какая ПЛИС? если Xilinx, то у них подробно описано как выравнивать ПЛИС Xilinx XC7A100T-2FGG484C, поищу на сайте информацию по трассировке, я находил от Micron, нужно еще почитать. Еще такой вопрос, есть разница в какой последовательности располагать Модули памяти относительно ПЛИС, именно сначала модуль с младшими разрядами потом с старшими, шина 32 разряда. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
quato_a 3 9 февраля, 2023 Опубликовано 9 февраля, 2023 · Жалоба ug586_7Series_MIS стр.192 не важно как ставить мк/сх памяти (старшими или младшими), главное корректно подключить к ПЛИС и перепроверить в MIG ip-ядре распиновку рекомендуется вести шину адрес команд пролетом fly-by через 2 мк/сх, а не T-образно еще обратите внимание, что в зависимости от скорости (а это Artix-7, а значит максимум DDR3-800) должно быть другое волновое сопротивление Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
anton1814 0 9 февраля, 2023 Опубликовано 9 февраля, 2023 · Жалоба Спасибо! Я начал разводить fly-by. Буду читать, за результат отпишусь:) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться