[Мур 1]

Quote

...ожидается, что PCIe 7.0 со скоростью 128 GT / с радостно поздоровается с нами в 2025 году

Скоро будут в ASIC ...!

https://www.eejournal.com/article/are-you-ready-for-pcie-6-0/  первоисточник

1.Вопрос уровня задач, где этот монстр будет гармонично востребован..?

2.Какое быстродействие процессора должно быть у системы обслуживания, чтобы успевать перемалывать такой поток?  Это вызов!

[makc 192]

У меня в связи с этим вопрос несколько в другой плоскости: готовы ли производители ПП к производству плат, использующих PCIe 6? Ведь похоже простым FR4 здесь уже не обойтись (64 GT/s / 2 bit = 32 GHz) или я что-то упускаю?

[Arlleex 131]

1 час назад, makc сказал:

У меня в связи с этим вопрос несколько в другой плоскости: готовы ли производители ПП к производству плат, использующих PCIe 6?

Все производители или кто-то конкретный? У PCIe 6 кодирование не NRZ а PAM4, это весьма сильно занижает страшилки про 32GHz по трассам плат.
 

1 час назад, Мур сказал:

1.Вопрос уровня задач, где этот монстр будет гармонично востребован..?

GPU, разумеется.

[makc 192]

Только что, Arlleex сказал:

Все производители или кто-то конкретный?

Резонит.

1 минуту назад, Arlleex сказал:

У PCIe 6 кодирование не NRZ а PAM4, это весьма сильно занижает страшилки про 32GHz по трассам плат.

Я поискал и никаких исследований на эту тему мне не попалось, но я помню что уже при внедрении PCIe 3.0 и 4.0 были обсуждения и исследования на тему что не все FR4 одинаково полезны, т.к. начинают сказываться неоднородности материала, вызываемые плотностью и рисунком укладки волокон ламинатов.

[Arlleex 131]

Только что, makc сказал:

Резонит.

Ну, кстати, думаю, Резонит вполне даже справится))

Цитата

...не все FR4 одинаково полезны, т.к. начинают сказываться неоднородности материала, вызываемые плотностью и рисунком укладки волокон ламинатов.

Естественно, однако все в наших руках - Резонит пока еще не запрещал елозить зигзагами по плате, не запрещал и выдреливать бэкдриллы и все что там еще требуется для "этихваших хайспидов"

Вот только бы посмотреть, умеет ли Резонит как-то контролировать шероховатость меди на их базовых материалах. А так все нормально.

Про кодирование тут (хотя хабр та еще помойка): https://habr.com/ru/company/dcmiran/news/t/645149/

[makc 192]

4 минуты назад, Arlleex сказал:

Естественно, однако все в наших руках - Резонит пока еще не запрещал елозить зигзагами по плате, не запрещал и выдреливать бэкдриллы и все что там еще требуется для "этихваших хайспидов"

Это точно, такого запрета у них нет. Но, повторюсь, вопрос эффективности данных мер и, соответственно, их применимости. Я понимаю, что FEC помогает бороться с этими проблемами, но по сути маскирует их для разработчика, что хорошо видно на примере предыдущих версий PCIE, которые умудряются работать на метровых проводах через пару плат-переходников и т.д. Однако какие там внутри при этом повторы и ошибки - никто не разбирается. Как-то работает и ладно.

7 минут назад, Arlleex сказал:

Вот только бы посмотреть, умеет ли Резонит как-то контролировать шероховатость меди на их базовых материалах. А так все нормально.

Думаю, что большая часть изготавливаемых у них плат не требует такого контроля, поэтому в отсутствие спроса есть ли для них смысл вкладываться в средства контроля и персонал?

8 минут назад, Arlleex сказал:

Про кодирование тут (хотя хабр та еще помойка): https://habr.com/ru/company/dcmiran/news/t/645149/

Про кодирование там мало, т.к. не даёт понимания связи между применяемым кодированием и свойствами физической среды передачи сигнала (печатной платы).

[Arlleex 131]

21 минуту назад, makc сказал:

Однако какие там внутри при этом повторы и ошибки - никто не разбирается. Как-то работает и ладно.

Ну, вроде как, у PCIe на входе незамысловатые сердесы с эквалайзерами, а значит корки вполне могут выдавать статистику по линкам. Как в любом другом гигабитном трансивере, например.

Цитата

Но, повторюсь, вопрос эффективности данных мер и, соответственно, их применимости.

Я думаю, надо делать, опираясь на хорошую теоретико-практическую прослойку в виде мануалов от ведущих производителей чипов, а так же книг, того же Л. Кечиева или (как их там) по черной магии.

Лучше - не хуже. Когда работает - и переделывать не надо, и особо не интересно, что было бы, если бы вместо зигзагов по FR-4 трассы шли прямыми. Цена экспериментов сильно возрастает (экономическая и человеко-часовая).

Все эти работающие эзернеты, PCIe на проводах-лапше, вопреки строжайшим запретам на расхождения в длинах дифпар - конечно, говорят о преувеличениях последних. Преувеличены с целью так запугать бедных трассировщиков, чтобы они сразу сделали не шаг, а шажище в обеспечении качества линий передач. Ну и чтобы потом, разумеется, на форумах техподдержки меньше нытья было по этому поводу, мол, смотрите, я развел туть на двухсторонней плате PCIe а он работает через раз На всех современных гигабитных линках стоят вполне себе вменяемые эквалайзеры, которые прощают многое и дают возможность остаться многим разработчикам, вроде меня, при деле

Так что - по старинке - начитываемся перед сном умных книг по разводке

потом, обязательно, пол ночи думаем, что наш дизайн гуано и работать не будет

но поскольку платы уже заказаны, верим, что все будет хорошо. И все, обычно, действительно будет хорошо.

Цитата

Про кодирование там мало, т.к. не даёт понимания связи между применяемым кодированием и свойствами физической среды передачи сигнала (печатной платы).

Ну а этого там и не будет, главное - что нет там 32ГГц по трассам, полоса гораздо ниже. А дальше - вооружаемся всеми известными приемчиками по тру-трассировке и вперед творческим порывам

[makc 192]

2 минуты назад, Arlleex сказал:

но поскольку платы уже заказаны, верим, что все будет хорошо. И все, обычно, действительно будет хорошо.

А если не будет хорошо, то т.к. в наличии нет дорогостоящих средств изменения/контроля для детектирования проблем топологии, то всё шито-крыто.

[Arlleex 131]

3 минуты назад, makc сказал:

А если не будет хорошо, то т.к. в наличии нет дорогостоящих средств изменения/контроля для детектирования проблем топологии, то всё шито-крыто.

Да я думаю в таком случае нужно будет идти от наработок чужого опыта - сначала смотреть, как сделают другие (NVIDIA, смотрите, первая будет в очереди), а потом уже свое клепать. Опять же, надо глянуть, а на каких материалах трассировали до этого какие-нибудь 100G ethernet-ы и т.д. Скорости одиночных трасс там будут +/- похожими, соответственно, требования к качеству линий, тоже.