Zversky 16 28 марта Опубликовано 28 марта · Жалоба 44 минуты назад, listrid сказал: Decrupt Что за слово? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
StewartLittle 41 31 марта Опубликовано 31 марта · Жалоба Вышло обновление САПР Gowin EDA v1.9.9.02 Залито в ./upload/FPGA/_Gowin_/v1.9.9.02 Release Notes прилагаю: RN100-1.9.9.02E_Gowin Software Release Note.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
StewartLittle 41 2 апреля Опубликовано 2 апреля · Жалоба В 31.03.2024 в 16:23, StewartLittle сказал: Залито в ./upload/FPGA/_Gowin_/v1.9.9.02 Дозалил программеры туда же. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kko-smol 0 15 апреля Опубликовано 15 апреля · Жалоба On 3/25/2024 at 5:47 PM, StewartLittle said: Так, беру свои слова назад (каюсь, посыпаю голову пеплом и т.п.). Похоже там дело не в отсутствующей поддержке, там все несколько сложнее. Линии AF2 и AE2 связаны с аппаратным блоком MIPI. Возможно, эти линии не назначаются врукопашную, а задействуются автоматически при использовании в проекте аппаратного блока MIPI RX (через IP Core Generator). Надо поэкспериментировать добавлением и настройками этого блока, и посмотреть на файлы соответствующих отчетов. Похоже на то Я по почте запросил у Gowin Reference Design для Hard MIPI на GW5 и они скинули ссылки: http://www.gowinsemi.com.cn/enrollment_view.aspx?TypeId=67&Id=966&FId=t27:67:27 http://www.gowinsemi.com.cn/enrollment_view.aspx?TypeId=67&Id=967&FId=t27:67:27 вроде как то что нужно - есть csi_rx_demo_5a138 причем написал я им 9 апреля, а на сайт загружено 1 го 🙂 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_4afc_ 25 Среда в 13:16 Опубликовано Среда в 13:16 · Жалоба On 3/31/2024 at 4:23 PM, StewartLittle said: Вышло обновление САПР Gowin EDA v1.9.9.02 Можно ли в нём использовать 2 SerDes IP и что делать с двумя сгенерёнными *csr файлами? Например Q0: PCIe +Q1: 1G Ethernet Можно ли PCIe ядро: разместить не в Quad0? затактировать не от QPLL0? в режиме x2 выбрать не Line0&Line1? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
StewartLittle 41 Четверг в 08:25 Опубликовано Четверг в 08:25 · Жалоба В 24.04.2024 в 16:16, _4afc_ сказал: Можно ли в нём использовать 2 SerDes IP и что делать с двумя сгенерёнными *csr файлами? Например Q0: PCIe +Q1: 1G Ethernet Можно использовать два разных контроллера в настройке SerDes. В настройках ядра SerDes сперва выбираем протокол PCI Express Controller - Create - <настраиваем его>, затем, не закрывая окно SerDes, выбираем протокол 1G Ethernet - Create - <настраиваем его>. Затем жамкаем Ок, создаются файлы контроллеров 1G Eth и PCIe, но сsr-файл получается один. Среда разработки позволяет разместить оба контроллера в одном кваде, или разнести по разным квадам. В 24.04.2024 в 16:16, _4afc_ сказал: Можно ли PCIe ядро: Нет по всем трем пунктам :( Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_4afc_ 25 Четверг в 09:09 Опубликовано Четверг в 09:09 · Жалоба 32 minutes ago, StewartLittle said: Можно использовать два разных контроллера в настройке SerDes. Так получилось: 32 minutes ago, StewartLittle said: Среда разработки позволяет разместить оба контроллера в одном кваде, или разнести по разным квадам. А так нет: предположу что конфликт в том, что в одни и те же ячейки в CSR надо писать данные от двух IP. PS: не подскажите, почему SOFT_IP 1GSEO_LVDS: доступно только для GW5A-15/25/60, и не доступно для GW5A-138? что не так с GW5A-138 - HCLK/LVDS? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться