novsys 0 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба На приложенной картинке часть 4-ехслойной платы с процессором S805 и 2 чипами памяти DDR3 (если кому то интересно - могу выложить послойно). К устройству были многочисленные претензии по устойчивости работы. Я взял на себя смелость утверждать что имеет место проблема с памятью. Людей понимающих суть вопроса в нашей компании немного поэтому я получил "добро" на исправление. Трассировка шины нарушает мои представления о том как должно быть. Опыта у меня мало поэтому я пришел сюда. Пояснения к картинке. Голубым цветом выполнен слой TOP. В красном свете слой BOTTOM. Земляной слой по счету второй и отключен. Зеленым цветом выполнен третий слой. 32 линии данных и относящиеся к ним DQS/nDQS и DQM по-байтно выровнены по длине с максимальной разницей 2.5 мм. Они в верхней части картинки. С ними проще всего. Нахожу самый длинный сигнал в каждом байте и остальных вытягиваю до его длины. Сигнал RESET для памяти у этого процессор отсутствует в принципе. Поэтому сигналы от обоих чипов памяти соединены и идут на RC-цепочку Сигнал VREF проведен "классически" и к нему у меня вопросов нет. А вот все остальные сигналы: адреса, BA(0-2), nRAS, nCAS, nWE, nCS, CLK/nCLK CKE и ODT выполнены Т- соединением (если это так можно назвать). Если сравнивать расстояния от точки ветвления (2 ряда отверстий по центру) то разница до каждого из чипов достигает по некоторым сигналам 4 мм. Самое большое отличие в сигнале ODT. Терминирующих резисторов нет. Чипа типа TPS51200 (партнамбер для примера) тоже нет Я наверное не смогу сделать все строго по правилам но буду стараться приблизиться к идеалу. Я предполагаю что должен выравнивать сигналы от точки разветвления до соответствующего пина каждого из чипов. В этом наборе парных кусков трасс я нахожу самый длинный и все остальные сигналы всеми возможными способами (соблюдая DRC) удлиняю до этого значения. Кроме того расстояние между трассами должно равняться удвоенной ширине трассы. Все трассы выполнены шириной 0.1 мм. Соответственно зазор выставляю 0.2 мм. Питание и VREF выполнены проводниками толщиной от 0.15 до 0.25мм. На участках трасс проходящих рядом с переходными отверстиями других трасс я планирую приблизиться на 0.13 мм иначе просто не помещусь. Собственно вопрос: поможет ли такое перетряхивание и не забыл ли еще чего то важного или этому пациенту уже ничто не поможет? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
gridinp 2 30 мая, 2021 Опубликовано 30 мая, 2021 (изменено) · Жалоба Пишу без желания подколоть, почитайте микроновский "TN-46-14: Hardware Tips for Point-to-Point System Design", этого должно хватить, чтобы отказаться от вашего занятия, без должных знаний Изменено 30 мая, 2021 пользователем gridinp Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
aaarrr 69 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба 47 minutes ago, novsys said: Я взял на себя смелость утверждать что имеет место проблема с памятью Это утверждение стоит сразу подкрепить тестами. Заодно и изменения будут видны. 48 minutes ago, novsys said: Земляной слой по счету второй и отключен А питание где? Да, лучше послойно выложить. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Aner 4 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба От пикада пора давно уходить с такими проектами. Стандарты IPC желательно соблюсти. Материал ламината должен быть уже не просто FR-4, непонять из вашего описания что у вас использовано. Как волновые расчитывали, как выравнивание сделано? C DDR2 халява может и проходила, а с DDR3 уже нет. Да и причин по устойчивости работы много, без проверки в гиперлинксе или сигрити лучше в серию не запускать. Желательно чтобы разводку опытные делали а не начинающие. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
novsys 0 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба 9 минут назад, aaarrr сказал: А питание где? Да, лучше послойно выложить. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба А чем FR-4 вдруг стал плох для DDR3? Главное знать его Dk дабы примерно попасть в требуемый импеданс, но никакой необходимости использовать что-то экзотическое в таком дизайне нет. Меня больше смущает отсутствие терминаторов на адресах-контрольных линиях, а так встречались дизайны с Т-топологией этих линий и вполне себе работали. Только не стоит "выравнивать сигналы от точки разветвления до соответствующего пина каждого из чипов", выравнивать нужно от источника до приемника, т.е. от проца до чипа памяти, а где там находится разветвления вопрос другой. По хорошему надо бы делать последовательную трассировку этих сигналов, но судя по картинке проц под это никак не оптимизирован. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
novsys 0 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба 8 минут назад, Aner сказал: От пикада пора давно уходить с такими проектами. Стандарты IPC желательно соблюсти. Материал ламината должен быть уже не просто FR-4, непонять из вашего описания что у вас использовано. Как волновые расчитывали, как выравнивание сделано? C DDR2 халява может и проходила, а с DDR3 уже нет. Да и причин по устойчивости работы много, без проверки в гиперлинксе или сигрити лучше в серию не запускать. Желательно чтобы разводку опытные делали а не начинающие. Китайцы делали в Allegro. То что Вы видите на моих картинках - уже PADS Pro. Площадки оставлены оригинальными - для чистоты эксперимента. Как что рассчитывалось понятия не имею. Предполагаю что никак. В серию запускал не я, иначе лежал бы где нибудь уже прикопанный... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Aner 4 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба непонять что за FR-4 ламинат использован, его эпсилон и тд ... если есть гербера, что мешает прогнать через гиперлинкс или сигрити и посмотреть ... или из PADS Pro то напрямую в гипер. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
novsys 0 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба 3 минуты назад, Uree сказал: А чем FR-4 вдруг стал плох для DDR3? Главное знать его Dk дабы примерно попасть в требуемый импеданс, но никакой необходимости использовать что-то экзотическое в таком дизайне нет. Меня больше смущает отсутствие терминаторов на адресах-контрольных линиях, а так встречались дизайны с Т-топологией этих линий и вполне себе работали. Только не стоит "выравнивать сигналы от точки разветвления до соответствующего пина каждого из чипов", выравнивать нужно от источника до приемника, т.е. от проца до чипа памяти, а где там находится разветвления вопрос другой. По хорошему надо бы делать последовательную трассировку этих сигналов, но судя по картинке проц под это никак не оптимизирован. Думаю что материал платы самый дешевый. Плата даже оловом не покрыта. Неиспользованные площадки под DIP чисто медные. И производитель как то обмолвился что платы непаянными живут не более 2 недель - дальше видимо протухают или окисляются. Про выравнивание. Если я вас правильно понял я должен выровнить трассы от проца до точки ветвления? Речь о трассах в верхнем слое проходящие между чипами. То есть самые нижние останутся такими как есть - те а те что выше с каждым этажом надо прибавлять по миллиметру? 5 минут назад, Aner сказал: непонять что за FR-4 ламинат использован, его эпсилон и тд ... если есть гербера, что мешает прогнать через гиперлинкс или сигрити и посмотреть ... или из PADS Pro то напрямую в гипер. Я надеюсь что до этого обязательно дойдет. Я планировал после после выравнивания. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Aner 4 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба нет, разводку смотреть в целом нужно; по разводке ветвления, т-топологии желательно вам почитать. А как стек набран, какие там зазоры? А в чем были многочисленные претензии по устойчивости работы? Почему место проблемы DDR3? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
novsys 0 30 мая, 2021 Опубликовано 30 мая, 2021 · Жалоба 5 минут назад, Aner сказал: нет, разводку смотреть в целом нужно; по разводке ветвления, т-топологии желательно вам почитать. А как стек набран, какие там зазоры? А в чем были многочисленные претензии по устойчивости работы? Почему место проблемы DDR3? Уважаемый grindiр подкинул ссылку на документ. Я осилил только первые 4 страницы. На 13-ой странице как раз T соединение тактового сигнала расписано. До завтра прочту матчасть. Про стек могу только приблизительно сказать. Плата общей толщиной около 1 мм. Между 1 и 2 слоем я насчитал 4 слоя стекловолокна. Я плату феном с краю нагрел и послойно отдирал. Если медь толщиной 18 микрон (на ту которая 35 она не похожа тонкая - была возможность пощупать резонитовскую плату с 35 фольгой) то наверное сам препрег толщиной 0.1...0.15мм. Соответственно если таких 2 то на core остается 0.6....0.7 мм. Зазоры и ширины проводников в интересующей меня зоне DDR такие: сигнальные проводники 0.1 мм. Зазор между ними 0.15мм. У дифпар CLK/nCLK и DQS/nDQS также проводник 0.1 и зазор между ними 0.15. Претензии были к зависаниям устройств у клиентов. Софтовая часть наша. В основном меню, логотипы. Подозреваю что от производителя чипа (Amlogic) нам досталась программулина которая прошивает устройство. Крайне редко но выскакивала ошибка о невозможности инициализации памяти. Потом меня привлекли к анализу. Взглянул на гербера и сделал такой вывод. Уже пожалел, но деваться теперь некуда. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
peshkoff 25 31 мая, 2021 Опубликовано 31 мая, 2021 · Жалоба ухтыжелки! amlogic! помню доки с китайского переводил :)) не знаю какой у вас точно процессор, но вроде он позволяет по адресам до 10-15 мм разброс схему копать. особенно на тему T-дерева. 19 hours ago, novsys said: Терминирующих резисторов нет Терминирующих, насколько помню там не должно быть, а вот согласующие должны быть. материалы-вырвнивания-импедансы - дело второе. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
